FZC_TXC
{"FZC_TXC", FZC_TXC},
#define TXC_RO_ST_DATA2_REG (FZC_TXC + 0x200F0)
#define TXC_RO_ST_DATA3_REG (FZC_TXC + 0x200F8)
#define TXC_PORT_PACKET_REQ_REG (FZC_TXC + 0x20100)
#define TXC_INT_STAT_DBG_REG (FZC_TXC + 0x20420)
#define TXC_INT_STAT_REG (FZC_TXC + 0x20428)
#define TXC_INT_MASK_REG (FZC_TXC + 0x20430)
#define TXC_DMA_MAX_LENGTH_REG (FZC_TXC + 0x00008)
#define TXC_CONTROL_REG (FZC_TXC + 0x20000)
#define TXC_TRAINING_REG (FZC_TXC + 0x20008)
#define TXC_DEBUG_SELECT_REG (FZC_TXC + 0x20010)
#define TXC_MAX_REORDER_REG (FZC_TXC + 0x20018)
#define TXC_PORT_CTL_REG (FZC_TXC + 0x20020) /* RO */
#define TXC_PKT_STUFFED_REG (FZC_TXC + 0x20030)
#define TXC_PORT_DMA_ENABLE_REG (FZC_TXC + 0x20028)
#define TXC_PKT_XMIT_REG (FZC_TXC + 0x20038)
#define TXC_ROECC_CTL_REG (FZC_TXC + 0x20040)
#define TXC_ROECC_ST_REG (FZC_TXC + 0x20048)
#define TXC_RO_DATA0_REG (FZC_TXC + 0x20050)
#define TXC_RO_DATA1_REG (FZC_TXC + 0x20058)
#define TXC_RO_DATA2_REG (FZC_TXC + 0x20060)
#define TXC_RO_DATA3_REG (FZC_TXC + 0x20068)
#define TXC_RO_DATA4_REG (FZC_TXC + 0x20070)
#define TXC_SFECC_CTL_REG (FZC_TXC + 0x20078)
#define TXC_SFECC_ST_REG (FZC_TXC + 0x20080)
#define TXC_SF_DATA0_REG (FZC_TXC + 0x20088)
#define TXC_SF_DATA1_REG (FZC_TXC + 0x20090)
#define TXC_SF_DATA2_REG (FZC_TXC + 0x20098)
#define TXC_SF_DATA3_REG (FZC_TXC + 0x200A0)
#define TXC_SF_DATA4_REG (FZC_TXC + 0x200A8)
#define TXC_RO_TIDS_REG (FZC_TXC + 0x200B0)
#define TXC_RO_STATE0_REG (FZC_TXC + 0x200B8)
#define TXC_RO_STATE1_REG (FZC_TXC + 0x200C0)
#define TXC_RO_STATE2_REG (FZC_TXC + 0x200C8)
#define TXC_RO_STATE3_REG (FZC_TXC + 0x200D0)
#define TXC_RO_CTL_REG (FZC_TXC + 0x200D8)
#define TXC_DMA_MAX_BURST_REG (FZC_TXC + 0x00000)
#define TXC_RO_ST_DATA0_REG (FZC_TXC + 0x200E0)
#define TXC_RO_ST_DATA1_REG (FZC_TXC + 0x200E8)