FZC_DMC
{"FZC_DMC", FZC_DMC},
#define RED_RAN_INIT (FZC_DMC + 0x00068)
#define RX_ADDR_MD (FZC_DMC + 0x00070)
#define EING_TIMEOUT (FZC_DMC + 0x00078)
#define RDC_TBL (FZC_DMC + 0x10000) /* 256 * 8 */
#define TX_LOG_PAGE_VLD (FZC_DMC + 0x40000)
#define TX_LOG_MASK1 (FZC_DMC + 0x40008)
#define TX_LOG_VAL1 (FZC_DMC + 0x40010)
#define TX_LOG_MASK2 (FZC_DMC + 0x40018)
#define TX_LOG_VAL2 (FZC_DMC + 0x40020)
#define TX_LOG_PAGE_RELO1 (FZC_DMC + 0x40028)
#define TX_LOG_PAGE_RELO2 (FZC_DMC + 0x40030)
#define TX_LOG_PAGE_HDL (FZC_DMC + 0x40038)
#define TX_ADDR_MOD (FZC_DMC + 0x41000) /* only one? */
#define RDC_RED_PARA1 (FZC_DMC + 0x30000)
#define RDC_RED_PARA2 (FZC_DMC + 0x30008)
#define RED_DIS_CNT (FZC_DMC + 0x30010)
#define TX_DMA_MAP0 (FZC_DMC + 0x50000)
#define TX_DMA_MAP1 (FZC_DMC + 0x50008)
#define TX_DMA_MAP2 (FZC_DMC + 0x50010)
#define TX_DMA_MAP3 (FZC_DMC + 0x50018)
#define DRR_WT (FZC_DMC + 0x51000)
#define TXRNG_USE (FZC_DMC + 0x51008)
#define RX_ADDR_MD_REG (FZC_DMC + 0x00070)
#define RED_DIS_CNT_REG (FZC_DMC + 0x30008)
#define RDMC_PRE_PAR_ERR_REG (FZC_DMC + 0x00078)
#define RDMC_SHA_PAR_ERR_REG (FZC_DMC + 0x00080)
#define RDMC_MEM_ADDR_REG (FZC_DMC + 0x00088)
#define RDMC_MEM_DATA0_REG (FZC_DMC + 0x00090)
#define RDMC_MEM_DATA1_REG (FZC_DMC + 0x00098)
#define RDMC_MEM_DATA2_REG (FZC_DMC + 0x000A0)
#define RDMC_MEM_DATA3_REG (FZC_DMC + 0x000A8)
#define RDMC_MEM_DATA4_REG (FZC_DMC + 0x000B0)
#define RX_CTL_DAT_FIFO_STAT_REG (FZC_DMC + 0x000B8)
#define RX_CTL_DAT_FIFO_MASK_REG (FZC_DMC + 0x000C0)
#define RX_CTL_DAT_FIFO_STAT_DBG_REG (FZC_DMC + 0x000D0)
#define PT_DRR_WT_REG(portnm) ((FZC_DMC + 0x00028) + (portnm * 8))
#define PT_DRR_WT0_REG (FZC_DMC + 0x00028)
#define RDMC_TRAINING_VECTOR_REG (FZC_DMC + 0x000C8)
#define PT_DRR_WT1_REG (FZC_DMC + 0x00030)
#define PT_DRR_WT2_REG (FZC_DMC + 0x00038)
#define PT_DRR_WT3_REG (FZC_DMC + 0x00040)
#define PT_USE_REG(portnum) ((FZC_DMC + 0x00048) + (portnum * 8))
#define PT_USE0_REG (FZC_DMC + 0x00048)
#define PT_USE1_REG (FZC_DMC + 0x00050)
#define PT_USE2_REG (FZC_DMC + 0x00058)
#define PT_USE3_REG (FZC_DMC + 0x00060)
#define RX_LOG_PAGE_VLD_REG (FZC_DMC + 0x20000)
#define RX_LOG_PAGE_MASK1_REG (FZC_DMC + 0x20008)
#define RX_LOG_PAGE_VAL1_REG (FZC_DMC + 0x20010)
#define RX_LOG_PAGE_MASK2_REG (FZC_DMC + 0x20018)
#define RX_LOG_PAGE_VAL2_REG (FZC_DMC + 0x20020)
#define RX_LOG_PAGE_RELO1_REG (FZC_DMC + 0x20028)
#define RX_LOG_PAGE_RELO2_REG (FZC_DMC + 0x20030)
#define RX_LOG_PAGE_HDL_REG (FZC_DMC + 0x20038)
#define RED_RAN_INIT_REG (FZC_DMC + 0x00068)
#define RDC_RED_PARA_REG (FZC_DMC + 0x30000)
#define RDC_RED_DISC_CNT_REG (FZC_DMC + 0x30008)
#define RX_DMA_CK_DIV_REG (FZC_DMC + 0x00000)
#define DEF_PT_RDC_REG(port) (FZC_DMC + 0x00008 * (port + 1))
#define DEF_PT0_RDC_REG (FZC_DMC + 0x00008)
#define DEF_PT1_RDC_REG (FZC_DMC + 0x00010)
#define DEF_PT2_RDC_REG (FZC_DMC + 0x00018)
#define DEF_PT3_RDC_REG (FZC_DMC + 0x00020)
#define TDMC_TRAINING_REG (FZC_DMC + 0x45088)
#define TX_LOG_PAGE_VLD_REG (FZC_DMC + 0x40000)
#define TX_LOG_PAGE_MASK1_REG (FZC_DMC + 0x40008)
#define TX_LOG_PAGE_VAL1_REG (FZC_DMC + 0x40010)
#define TX_LOG_PAGE_MASK2_REG (FZC_DMC + 0x40018)
#define TX_LOG_PAGE_VAL2_REG (FZC_DMC + 0x40020)
#define TX_LOG_PAGE_RELO1_REG (FZC_DMC + 0x40028)
#define TX_LOG_PAGE_RELO2_REG (FZC_DMC + 0x40030)
#define TX_LOG_PAGE_HDL_REG (FZC_DMC + 0x40038)
#define TX_ADDR_MD_REG (FZC_DMC + 0x45000)
#define TX_DMA_MAP_REG (FZC_DMC + 0x50000)
#define TX_DMA_MAP0_REG (FZC_DMC + 0x50000)
#define TX_DMA_MAP1_REG (FZC_DMC + 0x50008)
#define TX_DMA_MAP2_REG (FZC_DMC + 0x50010)
#define TX_DMA_MAP3_REG (FZC_DMC + 0x50018)
#define DRR_WT_REG (FZC_DMC + 0x51000)
#define TXRNG_USE_REG (FZC_DMC + 0x51008)
#define TDMC_INJ_PAR_ERR_REG (FZC_DMC + 0x45040)
#define TDMC_DBG_SEL_REG (FZC_DMC + 0x45080)
#define ZCP_PAGE_HDL_REG (FZC_DMC + 0x20038)