AMD_IOMMU_REG_SET64
AMD_IOMMU_REG_SET64(&(dentry[1]), AMD_IOMMU_DEVTBL_SYSMGT,
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_cmdbuf_tail_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(dentry, AMD_IOMMU_DEVTBL_V, 1);
AMD_IOMMU_REG_SET64(&(dentry[1]), AMD_IOMMU_DEVTBL_SE, 1);
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_devtbl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_devtbl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_cmdbuf_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_cmdbuf_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_cmdbuf_head_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_cmdbuf_tail_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_eventlog_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_eventlog_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_eventlog_head_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_eventlog_tail_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_eventlog_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_eventlog_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_eventlog_head_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_eventlog_head_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_cmdbuf_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_cmdbuf_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_cmdbuf_head_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_cmdbuf_head_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_devtbl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_devtbl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_ctrl_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_excl_base_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_excl_base_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_excl_base_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_excl_lim_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_excl_base_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_excl_base_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_excl_base_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_excl_lim_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_status_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_status_va),
AMD_IOMMU_REG_SET64(REGADDR64(iommu->aiomt_reg_status_va),
AMD_IOMMU_REG_SET64(REGADDR64(
AMD_IOMMU_REG_SET64(REGADDR64(
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IR, 1);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IW, 1);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IR, 0);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IW, 0);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IW, 1);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IR, 1);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IR, 1);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IW, 1);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IR, 1);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_IW, 1);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTE_FC, 0);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTE_U, 0);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_ADDR, pa_4K);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_NXT_LVL, 0);
AMD_IOMMU_REG_SET64(ptep, AMD_IOMMU_PTDE_PR, 1);
AMD_IOMMU_REG_SET64(ptdep, AMD_IOMMU_PTDE_PR, 0);
AMD_IOMMU_REG_SET64(&(entry[1]), AMD_IOMMU_DEVTBL_EX, 1);
AMD_IOMMU_REG_SET64(&(entry[1]), AMD_IOMMU_DEVTBL_SD, 0);
AMD_IOMMU_REG_SET64(&(entry[1]), AMD_IOMMU_DEVTBL_CACHE, 0);
AMD_IOMMU_REG_SET64(&(entry[1]), AMD_IOMMU_DEVTBL_IOCTL, 1);
AMD_IOMMU_REG_SET64(&(entry[1]), AMD_IOMMU_DEVTBL_SA, 0);
AMD_IOMMU_REG_SET64(&(entry[1]), AMD_IOMMU_DEVTBL_SE, 1);
AMD_IOMMU_REG_SET64(&(entry[1]), AMD_IOMMU_DEVTBL_DOMAINID,
AMD_IOMMU_REG_SET64(&(entry[0]), AMD_IOMMU_DEVTBL_IW, 1);
AMD_IOMMU_REG_SET64(&(entry[0]), AMD_IOMMU_DEVTBL_IR, 1);
AMD_IOMMU_REG_SET64(&(entry[0]), AMD_IOMMU_DEVTBL_ROOT_PGTBL,
AMD_IOMMU_REG_SET64(&(entry[0]), AMD_IOMMU_DEVTBL_PG_MODE,
AMD_IOMMU_REG_SET64(&(entry[0]), AMD_IOMMU_DEVTBL_TV,
AMD_IOMMU_REG_SET64(&(entry[0]), AMD_IOMMU_DEVTBL_V,
AMD_IOMMU_REG_SET64(&(devtbl_entry[0]), AMD_IOMMU_DEVTBL_V, 0);
AMD_IOMMU_REG_SET64(&(devtbl_entry[0]), AMD_IOMMU_DEVTBL_TV, 0);
AMD_IOMMU_REG_SET64(&(devtbl_entry[0]), AMD_IOMMU_DEVTBL_ROOT_PGTBL, 0);
AMD_IOMMU_REG_SET64(&(devtbl_entry[0]), AMD_IOMMU_DEVTBL_V, 1);
AMD_IOMMU_REG_SET64(pdep, AMD_IOMMU_PTDE_IW, 1);
AMD_IOMMU_REG_SET64(pdep, AMD_IOMMU_PTDE_IR, 1);
AMD_IOMMU_REG_SET64(pdep, AMD_IOMMU_PTDE_ADDR,
AMD_IOMMU_REG_SET64(pdep, AMD_IOMMU_PTDE_NXT_LVL,
AMD_IOMMU_REG_SET64(pdep, AMD_IOMMU_PTDE_PR, 1);