DR_RW_MASK
((DR_RW_MASK & (m)) << (DR_CONTROL_SHIFT + (x) * DR_CONTROL_SIZE))
{ "0:X", DR_RW(0, DR_RW_MASK), DR_RW(0, DR_RW_EXECUTE) },
{ "0:W", DR_RW(0, DR_RW_MASK), DR_RW(0, DR_RW_WRITE) },
{ "0:IO", DR_RW(0, DR_RW_MASK), DR_RW(0, DR_RW_IO_RW) },
{ "0:RW", DR_RW(0, DR_RW_MASK), DR_RW(0, DR_RW_READ) },
{ "1:X", DR_RW(1, DR_RW_MASK), DR_RW(1, DR_RW_EXECUTE) },
{ "1:W", DR_RW(1, DR_RW_MASK), DR_RW(1, DR_RW_WRITE) },
{ "1:IO", DR_RW(1, DR_RW_MASK), DR_RW(1, DR_RW_IO_RW) },
{ "1:RW", DR_RW(1, DR_RW_MASK), DR_RW(1, DR_RW_READ) },
{ "2:X", DR_RW(2, DR_RW_MASK), DR_RW(2, DR_RW_EXECUTE) },
{ "2:W", DR_RW(2, DR_RW_MASK), DR_RW(2, DR_RW_WRITE) },
{ "2:IO", DR_RW(2, DR_RW_MASK), DR_RW(2, DR_RW_IO_RW) },
{ "2:RW", DR_RW(2, DR_RW_MASK), DR_RW(2, DR_RW_READ) },
{ "3:X", DR_RW(3, DR_RW_MASK), DR_RW(3, DR_RW_EXECUTE) },
{ "3:W", DR_RW(3, DR_RW_MASK), DR_RW(3, DR_RW_WRITE) },
{ "3:IO", DR_RW(3, DR_RW_MASK), DR_RW(3, DR_RW_IO_RW) },
{ "3:RW", DR_RW(3, DR_RW_MASK), DR_RW(3, DR_RW_READ) },