usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

238

{ AM2, 2, DCFG_S4, 0, { { CH_A, 1, 0 }, { CH_B, 1, 0 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

240

{ S1g1, 2, DCFG_S4, 0, { { CH_A, 0, 2 }, { CH_B, 0, 2 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

245

{ AM2, 3, DCFG_S4, 0, { { CH_A, 1, 1 }, { CH_B, 1, 1 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

247

{ S1g1, 3, DCFG_S4, 0, { { CH_A, 0, 3 }, { CH_B, 0, 3 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

281

{ AM2S1g1, 0, DCFG_N | DCFG_S4, 0, { { CH_A, 0, 0 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

285

{ AM2S1g1, 1, DCFG_N | DCFG_S4, 0, { { CH_A, 0, 1 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

290

{ AM2, 2, DCFG_S4, 0, { { CH_A, 1, 0 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

292

{ S1g1, 2, DCFG_S4, 0, { { CH_A, 0, 2 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

297

{ AM2, 3, DCFG_S4, 0, { { CH_A, 1, 1 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

299

{ S1g1, 3, DCFG_S4, 0, { { CH_A, 0, 3 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

304

{ AM2S1g1, 4, DCFG_S4, 1, { { CH_B, 0, 0 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

309

{ AM2S1g1, 5, DCFG_S4, 1, { { CH_B, 0, 1 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

314

{ AM2, 6, DCFG_S4, 1, { { CH_B, 1, 0 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

316

{ S1g1, 6, DCFG_S4, 1, { { CH_B, 0, 2 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

321

{ AM2, 7, DCFG_S4, 1, { { CH_B, 1, 1 } } },

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

323

{ S1g1, 7, DCFG_S4, 1, { { CH_B, 0, 3 } } }

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg.c

377

dcfg = DCFG_S4;

usr/src/uts/intel/io/mc-amd/mcamd_dimmcfg_impl.h

83

#define DCFG_ALLNPT (DCFG_N | DCFG_R4 | DCFG_S4)