gpio
TYPE_EXACT | DRV_EXACT, ILEVEL_0, gpio
static int gpio(di_minor_t minor, di_node_t node);
xpio_gpio_info_t *gpio;
if (!xpio_gpio_info(ctrl, gpio_num, &gpio)) {
*gpiop = gpio;
xpio_gpio_info_t *gpio;
gpioadm_ctrl_gpio_init(argv[0], &ctrl, &gpio);
if (!xpio_dpio_create(ctrl, gpio, argv[1], feats)) {
xpio_gpio_info_t *gpio;
gpioadm_ctrl_gpio_init(argv[0], &ctrl, &gpio);
if (!xpio_dpio_destroy(ctrl, gpio)) {
xpio_gpio_info_t *gpio;
gpioadm_ctrl_gpio_init(target, &ctrl, &gpio);
for (xpio_gpio_attr_t *attr = xpio_gpio_attr_next(gpio, NULL);
attr != NULL; attr = xpio_gpio_attr_next(gpio, attr)) {
const char *aname = xpio_gpio_attr_name(gpio, attr);
ggag.ggag_info = gpio;
xpio_gpio_info_t *gpio;
gpioadm_ctrl_gpio_init(target, &ctrl, &gpio);
if (!xpio_gpio_update_init(gpioadm.gpio_xpio, gpio, &update)) {
attr = xpio_gpio_attr_find(gpio, name);
gpioadm_gpio_list_match(const char *ctrl, const char *gpio,
if (strcmp(slash + 1, gpio) == 0) {
i2c_gpio_t gpio;
gpio.reg_val = (leds ^ 0xff);
gpio.reg_mask = 0xffffffff;
if (ioctl(fd, GPIO_SET_CONFIG, &gpio) == 0) {
gpio.reg_val = (leds ^ 0xff);
gpio.reg_mask = 0xffffffff;
(void) ioctl(fd, GPIO_SET_OUTPUT, &gpio);
i2c_gpio_t gpio;
gpio.reg_val = BOSTON_FRONT_CLEAR_POL;
gpio.reg_mask = BOSTON_FRONT_LED_MASK;
if (ioctl(fd, GPIO_SET_POLARITY, &gpio) < 0) {
gpio.reg_val = BOSTON_FRONT_CLEAR_DIR;
gpio.reg_mask = BOSTON_FRONT_LED_MASK;
if (ioctl(fd, GPIO_SET_CONFIG, &gpio) < 0) {
gpio.reg_val = leds;
gpio.reg_mask = BOSTON_FRONT_LED_MASK;
ioctl(fd, GPIO_SET_OUTPUT, &gpio);
i2c_gpio_t gpio;
gpio.reg_val = BOSTON_REAR_CLEAR_POL;
gpio.reg_mask = BOSTON_REAR_LED_MASK;
if (ioctl(fd, GPIO_SET_POLARITY, &gpio) < 0) {
gpio.reg_val = BOSTON_REAR_LED_MASK;
gpio.reg_mask = BOSTON_REAR_LED_MASK;
if (ioctl(fd, GPIO_SET_CONFIG, &gpio) < 0) {
gpio.reg_val = leds;
gpio.reg_mask = BOSTON_REAR_LED_MASK;
ioctl(fd, GPIO_SET_OUTPUT, &gpio);
dpio_default_create(int ctrl_fd, uint32_t gpio, const char *name,
create.kdc_id = gpio;
void ath9k_hw_cfg_gpio_input(struct ath_hal *ah, uint32_t gpio);
uint32_t ath9k_hw_gpio_get(struct ath_hal *ah, uint32_t gpio);
void ath9k_hw_cfg_output(struct ath_hal *ah, uint32_t gpio,
void ath9k_hw_set_gpio(struct ath_hal *ah, uint32_t gpio, uint32_t val);
uint32_t gpio, uint32_t type)
if (gpio > 11)
else if (gpio > 5)
gpio_shift = (gpio % 6) * 5;
ath9k_hw_cfg_gpio_input(struct ath_hal *ah, uint32_t gpio)
ASSERT(gpio < ah->ah_caps.num_gpio_pins);
gpio_shift = gpio << 1;
ath9k_hw_gpio_get(struct ath_hal *ah, uint32_t gpio)
if (gpio >= ah->ah_caps.num_gpio_pins)
AR928X_GPIO_IN_VAL) & AR_GPIO_BIT(gpio)) != 0);
AR_GPIO_BIT(gpio)) != 0);
ath9k_hw_cfg_output(struct ath_hal *ah, uint32_t gpio,
ath9k_hw_gpio_cfg_output_mux(ah, gpio, ah_signal_type);
gpio_shift = 2 * gpio;
ath9k_hw_set_gpio(struct ath_hal *ah, uint32_t gpio, uint32_t val)
REG_RMW(ah, AR_GPIO_IN_OUT, ((val & 1) << gpio),
AR_GPIO_BIT(gpio));
HAL_BOOL (*ah_gpioCfgOutput) (struct ath_hal *, uint32_t gpio);
HAL_BOOL (*ah_gpioCfgInput) (struct ath_hal *, uint32_t gpio);
uint32_t (*ah_gpioGet) (struct ath_hal *, uint32_t gpio);
uint32_t gpio, uint32_t val);
uint8_t gpio;
lp->gpio = GPIO_RSE | GPIO_DATA2 | GPIO_EN2;
OUT(dp, VCMD_WRITE_GPIO, lp->gpio, 0,
uint8_t gpio;
IN(dp, VCMD_READ_GPIO, 0, 0, 1, &gpio, &err, usberr);
dp->name, __func__, gpio, GPIO_BITS));
gpio_old = gpio;
gpio = lp->chip->gpio_reset[0];
gpio |= lp->chip->gpio_speed[dp->speed == USBGEM_SPD_100 ? 1 : 0];
gpio |= lp->chip->gpio_duplex[dp->full_duplex ? 1 : 0];
if (gpio != gpio_old) {
gpio, 0, 0, NULL, &err, usberr);
IOCTL_LOWLEVEL_GPIO_RDWR *gpio;
gpio = (IOCTL_LOWLEVEL_GPIO_RDWR *)&mb4->un.varSLIConfig.payload;
gpio->params.request.GpioAction = LOWLEVEL_GPIO_ACT_WRITE;
gpio->params.request.LogicalPin = pin;
gpio->params.request.PinValue = val;
uint32_t gpio;
gpio = bank * NBBY + bit;
if (gpio > pca->pca_ident->pi_ngpios) {
*idp = gpio;
pca953x_gpio_attr_get_name(uint32_t gpio, nvlist_t *nvl, nvlist_t *meta,
uint8_t bit = gpio % NBBY;
uint8_t bank = gpio / NBBY;
pca953x_gpio_attr_get_input(uint32_t gpio, nvlist_t *nvl, nvlist_t *meta,
uint8_t bit = gpio % NBBY;
pca953x_gpio_attr_get_output(uint32_t gpio, nvlist_t *nvl, nvlist_t *meta,
uint8_t bit = gpio % NBBY;
pca953x_gpio_attr_get_polarity(uint32_t gpio, nvlist_t *nvl, nvlist_t *meta,
uint8_t bit = gpio % NBBY;
ltc430x_gpio_regs_put(ltc430x_t *ltc, i2c_txn_t *txn, uint8_t gpio,
if (gpio != ngpio && !i2c_reg_put(txn, ltc->ltc_regs, LTC430X_R_GPIO,
&gpio, sizeof (gpio), &err)) {
uint8_t gpio, uint8_t cfg)
uint8_t gpio, uint8_t cfg)
if (LTC430X_R_GPIO_GET_INPUT(gpio, gpio_id) == 0) {
uint8_t gpio, uint8_t cfg)
} else if (LTC430X_R_GPIO_GET_OUTPUT(gpio, gpio_id) == 0) {
nvlist_t *meta, uint8_t gpio, uint8_t cfg)
uint8_t gpio, cfg;
if ((ret = ltc430x_gpio_regs_get(ltc, &txn, &gpio, &cfg)) != 0) {
ltc430x_gpio_attrs[i].lgat_get(gpio_id, nvl, meta, gpio, cfg);
uint8_t gpio, cfg, ngpio, ncfg;
if ((ret = ltc430x_gpio_regs_get(ltc, &txn, &gpio, &cfg)) != 0) {
ngpio = gpio;
ret = ltc430x_gpio_regs_put(ltc, txn, gpio, ngpio, cfg, ncfg);
uint8_t gpio, cfg;
if ((ret = ltc430x_gpio_regs_get(ltc, &txn, &gpio, &cfg)) != 0) {
} else if (LTC430X_R_GPIO_GET_OUTPUT(gpio, gpio_id) == 0) {
uint8_t gpio, cfg, ngpio, ncfg;
if ((ret = ltc430x_gpio_regs_get(ltc, &txn, &gpio, &cfg)) != 0) {
ngpio = LTC430X_R_GPIO_SET_OUTPUT(gpio, gpio_id, 0);
ngpio = LTC430X_R_GPIO_SET_OUTPUT(gpio, gpio_id, 1);
ngpio = gpio;
ret = ltc430x_gpio_regs_put(ltc, txn, gpio, ngpio, cfg, ncfg);
int gpio;
gpio = state->hs_fw_gpio[0] | HERMON_HW_FLASH_GPIO_PIN_ENABLE;
hermon_flash_write_cfg(state, hdl, HERMON_HW_FLASH_GPIO_DATA, gpio);
gpio = state->hs_fw_gpio[1] | HERMON_HW_FLASH_GPIO_PIN_ENABLE;
hermon_flash_write_cfg(state, hdl, HERMON_HW_FLASH_GPIO_MOD0, gpio);
gpio = state->hs_fw_gpio[2] & ~HERMON_HW_FLASH_GPIO_PIN_ENABLE;
hermon_flash_write_cfg(state, hdl, HERMON_HW_FLASH_GPIO_MOD1, gpio);
int gpio;
gpio = state->ts_fw_gpio[0] | 0x70;
tavor_flash_write_cfg(hdl, TAVOR_HW_FLASH_GPIO_DIR, gpio);
gpio = state->ts_fw_gpio[1] & ~0x70;
tavor_flash_write_cfg(hdl, TAVOR_HW_FLASH_GPIO_POL, gpio);
gpio = state->ts_fw_gpio[2] & ~0x70;
tavor_flash_write_cfg(hdl, TAVOR_HW_FLASH_GPIO_MOD, gpio);
u16 gpio, u32 *gpio_val)
drv_mb_param = (gpio << DRV_MB_PARAM_GPIO_NUMBER_SHIFT);
u16 gpio, u16 gpio_val)
drv_mb_param = (gpio << DRV_MB_PARAM_GPIO_NUMBER_SHIFT) |
u16 gpio, u32 *gpio_direction,
drv_mb_param = gpio << DRV_MB_PARAM_GPIO_NUMBER_SHIFT;
u16 gpio, u32 *gpio_val);
u16 gpio, u16 gpio_val);
u16 gpio, u32 *gpio_direction,
u16 gpio;
gpio = (u16)ecore_rd(p_hwfn, p_ptt,
gpio &= NVM_CFG1_PORT_TRANS_MODULE_ABS_MASK;
rc = ecore_phy_gpio_write(p_hwfn, p_ptt, gpio,
u16 gpio, u16 gpio_val, char *p_phy_result_buf)
rc = ecore_mcp_gpio_write(p_hwfn, p_ptt, gpio, gpio_val);
gpio);
"Can't write to gpio %d\n", gpio);
u16 gpio, char *p_phy_result_buf)
rc = ecore_mcp_gpio_read(p_hwfn, p_ptt, gpio, ¶m);
"Can't read from gpio %d\n", gpio);
u16 gpio, char *p_phy_result_buf)
rc = ecore_mcp_gpio_info(p_hwfn, p_ptt, gpio, &direction, &ctrl);
"Can't get information for gpio %d\n", gpio);
gpio,
u16 gpio, u16 gpio_val, char *p_phy_result_buf);
u16 gpio, char *p_phy_result_buf);
u16 gpio, char *p_phy_result_buf);