ena_hw_bar_write32
ena_hw_bar_write32(ena, ENAHW_REG_INTERRUPT_MASK, ENAHW_INTR_MASK);
ena_hw_bar_write32(ena, ENAHW_REG_INTERRUPT_MASK, ENAHW_INTR_MASK);
ena_hw_bar_write32(ena, ENAHW_REG_INTERRUPT_MASK, ENAHW_INTR_UNMASK);
ena_hw_bar_write32(ena, ENAHW_REG_INTERRUPT_MASK, ENAHW_INTR_UNMASK);
ena_hw_bar_write32(ena, ENAHW_REG_DEV_CTL, wval);
ena_hw_bar_write32(ena, ENAHW_REG_DEV_CTL, 0);
ena_hw_bar_write32(ena, ENAHW_REG_ASQ_BASE_LO, addr_low);
ena_hw_bar_write32(ena, ENAHW_REG_ASQ_BASE_HI, addr_high);
ena_hw_bar_write32(ena, ENAHW_REG_ASQ_CAPS, wval);
ena_hw_bar_write32(ena, ENAHW_REG_ACQ_BASE_LO, addr_low);
ena_hw_bar_write32(ena, ENAHW_REG_ACQ_BASE_HI, addr_high);
ena_hw_bar_write32(ena, ENAHW_REG_ACQ_CAPS, wval);
extern void ena_hw_bar_write32(const ena_t *, const uint16_t, const uint32_t);
ena_hw_bar_write32(ena, ENAHW_REG_AENQ_HEAD_DB,
ena_hw_bar_write32(ena, ENAHW_REG_AENQ_BASE_LO, addr_low);
ena_hw_bar_write32(ena, ENAHW_REG_AENQ_BASE_HI, addr_high);
ena_hw_bar_write32(ena, ENAHW_REG_AENQ_CAPS, wval);
ena_hw_bar_write32(ena, ENAHW_REG_AENQ_HEAD_DB,