REG_RD_IND
REG_RD_IND(pdev, cpu_reg->mode, &val);
REG_RD_IND(pdev, cpu_reg->mode, &val);
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(pdev, OFFSETOF(reg_space_t, rbuf.rbuf_status1), &val);
REG_RD_IND(
REG_RD_IND(pdev, OFFSETOF(reg_space_t, rbuf.rbuf_status1), &val);
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(pdev, 0xe0024, &val);
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(pdev, 0x240000+0x18, &val);
REG_RD_IND(pdev, 0x240000+0x6c, &val);
REG_RD_IND(pdev, 0x240000+0x70, &val);
REG_RD_IND(pdev, OFFSETOF(reg_space_t, mcp.mcp_toe_id), &val);
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(
REG_RD_IND(pdev, offset, &val);
REG_RD_IND(pdev, offset, &val);
REG_RD_IND(&umdevice->lm_dev,
REG_RD_IND( pdev, offset, &val_32[0] );
REG_RD_IND( pdev, offset+4, &val_32[1] );