BAR_0
(volatile void *)((u8_t*)pdev->vars.mapped_bar_addr[BAR_0] + j*lm_vf_get_doorbell_size(pdev) + VF_BAR0_DB_OFFSET);
context->array[j].cid_resc.reg_handle = pdev->vars.reg_handle[BAR_0];
case BAR_0:
case BAR_0:
LM_BAR_RD32_OFFSET(pdev,BAR_0,offset + addr, &value);
LM_BAR_RD64_OFFSET(pdev,BAR_0, offset + addr,&value);
LM_BAR_RD32_OFFSET(pdev, BAR_0, reg_offset, &val);
LM_BAR_WR32_OFFSET(_pdev, BAR_0, _reg_offset, _val); \
ddi_get32((_pdev)->vars.reg_handle[BAR_0], \
(uint32_t *)((caddr_t)(_pdev)->vars.mapped_bar_addr[BAR_0] + \
ddi_put32((_pdev)->vars.reg_handle[BAR_0], \
(uint32_t *)((caddr_t)(_pdev)->vars.mapped_bar_addr[BAR_0] + \
ddi_get32((_pdev)->vars.reg_handle[BAR_0], \
(uint32_t *)((caddr_t)(_pdev)->vars.mapped_bar_addr[BAR_0] + \
ddi_put32((_pdev)->vars.reg_handle[BAR_0], \
(uint32_t *)((caddr_t)(_pdev)->vars.mapped_bar_addr[BAR_0] + \
LM_BAR_RD32_OFFSET(pdev, BAR_0, reg_offset, &val);
LM_BAR_RD32_OFFSET(pdev, BAR_0, reg_offset, &val);
LM_BAR_WR32_OFFSET(_pdev, BAR_0, _reg_offset, _val); \
LM_BAR_WR32_OFFSET(_pdev, BAR_0, _reg_offset, _val); \
LM_BAR_RD32_OFFSET(pdev, BAR_0, reg_offset, &val);
LM_BAR_RD32_OFFSET(pdev, BAR_0, reg_offset, &val);
LM_BAR_WR32_OFFSET(_pdev, BAR_0, _reg_offset, _val); \
LM_BAR_WR32_OFFSET(_pdev, BAR_0, _reg_offset, _val); \
LM_BAR_RD32_OFFSET((_pdev),BAR_0,(_pdev)->hw_info._shmem_base_name + _offset,(_ret));
LM_BAR_WR32_OFFSET((_pdev),BAR_0,(_pdev)->hw_info._shmem_base_name + _offset,(_val));
LM_BAR_RD8_OFFSET((_pdev),BAR_0,((_type)+(_offset)),(_ret));
LM_BAR_WR8_OFFSET((_pdev),BAR_0,((_type)+(_offset)),(_val));
LM_BAR_RD16_OFFSET((_pdev),BAR_0,((_type)+(_offset)),(_ret));
LM_BAR_WR16_OFFSET((_pdev),BAR_0,((_type)+(_offset)),(_val));
LM_BAR_RD32_OFFSET((_pdev),BAR_0,((_type)+(_offset)),(_ret));
LM_BAR_WR32_OFFSET((_pdev),BAR_0,((_type)+(_offset)),(_val));
LM_BAR_RD64_OFFSET((_pdev),BAR_0,((_type)+(_offset)),(_ret));
LM_BAR_WR64_OFFSET((_pdev),BAR_0,((_type)+(_offset)),(_val));
(volatile void *)((u8_t*)pdev->vars.mapped_bar_addr[BAR_0] + index*LM_DQ_CID_SIZE + VF_BAR0_DB_OFFSET);
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pUM->lm_dev.vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pUM->lm_dev.vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pUM->lm_dev.vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pUM->lm_dev.vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pUM->lm_dev.vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)
BnxeCheckAccHandle(pLM->vars.reg_handle[BAR_0]) != DDI_FM_OK)