usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1888

{ PCIE_LINKCTL, 2, "linkctl", "Link Control",

usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1904

{ PCIE_LINKCTL, 2, "linkctl", "Link Control",

usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1927

{ PCIE_LINKCTL, 2, "linkctl", "Link Control",

usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1957

{ PCIE_LINKCTL, 2, "linkctl", "Link Control",

usr/src/uts/common/io/cxgbe/shared/osdep.h

55

#define PCI_EXP_LNKCTL PCIE_LINKCTL

usr/src/uts/common/io/e1000g/e1000g_debug.c

531

pci_config_get16(handle, offset + PCIE_LINKCTL));

usr/src/uts/common/io/igb/igb_debug.c

256

pci_config_get16(handle, offset + PCIE_LINKCTL));

usr/src/uts/common/io/iwn/if_iwn.c

5331

sc->sc_cap_off + PCIE_LINKCTL);

usr/src/uts/common/io/iwn/if_iwn.c

7114

sc->sc_cap_off + PCIE_LINKCTL);

usr/src/uts/common/io/ixgbe/ixgbe_debug.c

381

pci_config_get16(handle, offset + PCIE_LINKCTL));

usr/src/uts/common/io/pciex/pcie.c

1025

linkctl = PCIE_CAP_GET(16, bus_p, PCIE_LINKCTL);

usr/src/uts/common/io/pciex/pcie.c

2693

if (PCIE_CAP_GET(16, bus_p, PCIE_LINKCTL) &

usr/src/uts/common/io/pciex/pcie.c

3082

linkctl = PCIE_CAP_GET(16, bus_p, PCIE_LINKCTL);

usr/src/uts/common/io/pciex/pcie.c

3085

PCIE_CAP_PUT(16, bus_p, PCIE_LINKCTL, linkctl);

usr/src/uts/common/io/pciex/pcie.c

3111

linkctl = PCIE_CAP_GET(16, bus_p, PCIE_LINKCTL);

usr/src/uts/common/io/pciex/pcie.c

3114

PCIE_CAP_PUT(16, bus_p, PCIE_LINKCTL, linkctl);

usr/src/uts/common/io/pciex/pcie.c

3380

ctl = PCIE_CAP_GET(16, bus_p, PCIE_LINKCTL);

usr/src/uts/common/io/pciex/pcie.c

3382

PCIE_CAP_PUT(16, bus_p, PCIE_LINKCTL, ctl);

usr/src/uts/common/io/pciex/pcieb.c

511

if (PCIE_CAP_GET(16, bus_p, PCIE_LINKCTL) & PCIE_LINKCTL_LINK_DISABLE)

usr/src/uts/intel/io/pci/pci_boot.c

1182

(uint16_t)cap_ptr + PCIE_LINKCTL);