usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1951

{ PCIE_DEVCTL, 2, "devctl", "Device Control",

usr/src/uts/common/io/cxgbe/shared/osdep.h

52

#define PCI_EXP_DEVCTL PCIE_DEVCTL

usr/src/uts/common/io/e1000g/e1000g_debug.c

522

pci_config_get16(handle, offset + PCIE_DEVCTL));

usr/src/uts/common/io/fibre-channel/fca/emlxs/emlxs_solaris.c

1418

PCIE_DEVCTL));

usr/src/uts/common/io/fibre-channel/fca/emlxs/emlxs_solaris.c

1425

PCIE_DEVCTL),

usr/src/uts/common/io/igb/igb_debug.c

247

pci_config_get16(handle, offset + PCIE_DEVCTL));

usr/src/uts/common/io/ixgbe/ixgbe_debug.c

372

pci_config_get16(handle, offset + PCIE_DEVCTL));

usr/src/uts/common/io/myri10ge/drv/myri10ge.c

4811

val = pci_config_get16(handle, ptr + PCIE_DEVCTL);

usr/src/uts/common/io/myri10ge/drv/myri10ge.c

4814

pci_config_put16(handle, ptr + PCIE_DEVCTL, val);

usr/src/uts/common/io/myri10ge/drv/myri10ge.c

4815

val = pci_config_get16(handle, ptr + PCIE_DEVCTL);

usr/src/uts/common/io/nxge/nxge_main.c

1285

pci_offset = 0x80 + PCIE_DEVCTL;

usr/src/uts/common/io/pciex/pcie.c

1155

reg16 = PCIE_CAP_GET(16, bus_p, PCIE_DEVCTL);

usr/src/uts/common/io/pciex/pcie.c

1158

PCIE_CAP_PUT(16, bus_p, PCIE_DEVCTL, tmp16);

usr/src/uts/common/io/pciex/pcie.c

1159

PCIE_DBG_CAP(cdip, bus_p, "DEVCTL", 16, PCIE_DEVCTL, reg16);

usr/src/uts/common/io/pciex/pcie.c

2340

if ((reg16 = PCIE_CAP_GET(16, bus_p, PCIE_DEVCTL)) !=

usr/src/uts/common/io/pciex/pcie.c

2346

PCIE_CAP_PUT(16, bus_p, PCIE_DEVCTL, tmp16);

usr/src/uts/common/io/pciex/pcie.c

2347

PCIE_DBG_CAP(dip, bus_p, "DEVCTL", 16, PCIE_DEVCTL, reg16);

usr/src/uts/common/io/pciex/pcie.c

2482

device_ctl = PCIE_CAP_GET(16, bus_p, PCIE_DEVCTL);

usr/src/uts/common/io/pciex/pcie.c

2483

PCIE_CAP_PUT(16, bus_p, PCIE_DEVCTL,

usr/src/uts/common/io/pciex/pcie.c

2485

PCIE_DBG_CAP(dip, bus_p, "DEVCTL", 16, PCIE_DEVCTL, device_ctl);

usr/src/uts/common/io/pciex/pcie.c

2504

device_ctl = PCIE_CAP_GET(16, bus_p, PCIE_DEVCTL);

usr/src/uts/common/io/pciex/pcie.c

2506

PCIE_CAP_PUT(16, bus_p, PCIE_DEVCTL, device_ctl);

usr/src/uts/common/io/pciex/pcie.c

3579

PCIE_DEVCTL);

usr/src/uts/common/io/pciex/pcie.c

3591

PCIE_DEVCTL, devctl);

usr/src/uts/common/io/pciex/pcie_fault.c

659

pcie_regs->pcie_err_ctl = PCIE_CAP_GET(16, bus_p, PCIE_DEVCTL);

usr/src/uts/common/io/pciex/pcieb.c

417

cdip_dev_ctrl = PCIE_CAP_GET(16, cdip_bus_p, PCIE_DEVCTL);

usr/src/uts/common/io/pciex/pcieb.c

446

PCIE_DEVCTL);

usr/src/uts/common/io/pciex/pcieb.c

464

(void) PCI_CAP_PUT16(cfg_hdl, 0, cap_ptr, PCIE_DEVCTL,

usr/src/uts/common/io/sfxge/sfxge_pci.c

184

devctl = pci_config_get16(sp->s_pci_handle, off + PCIE_DEVCTL);

usr/src/uts/intel/io/vmm/io/ppt.c

866

ctl = PCI_CAP_GET16(hdl, 0, cap_ptr, PCIE_DEVCTL);

usr/src/uts/intel/io/vmm/io/ppt.c

867

(void) PCI_CAP_PUT16(hdl, 0, cap_ptr, PCIE_DEVCTL,

usr/src/uts/sun4/io/pcicfg.c

3977

PCIE_DEVCTL);

usr/src/uts/sun4/io/pcicfg.c

3982

PCI_CAP_PUT16(h, 0, cap_ptr, PCIE_DEVCTL, devctl);

usr/src/uts/sun4/io/pcicfg.c

4000

pci_config_put16(h, regs->pcie_cap_off + PCIE_DEVCTL,

usr/src/uts/sun4v/io/px/px_libhv.c

116

(void) hvio_config_get(dev_hdl, bdf, offset + PCIE_DEVCTL,

usr/src/uts/sun4v/io/px/px_libhv.c

123

(void) hvio_config_put(dev_hdl, bdf, offset + PCIE_DEVCTL,