usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1872

{ PCIE_DEVCAP, 4, "devcap", "Device Capabilities",

usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1882

{ PCIE_DEVCAP, 4, "devcap", "Device Capabilities",

usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1898

{ PCIE_DEVCAP, 4, "devcap", "Device Capabilities",

usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1921

{ PCIE_DEVCAP, 4, "devcap", "Device Capabilities",

usr/src/cmd/pcieadm/pcieadm_cfgspace.c

1949

{ PCIE_DEVCAP, 4, "devcap", "Device Capabilities",

usr/src/uts/common/io/e1000g/e1000g_debug.c

519

pci_config_get32(handle, offset + PCIE_DEVCAP));

usr/src/uts/common/io/igb/igb_debug.c

244

pci_config_get32(handle, offset + PCIE_DEVCAP));

usr/src/uts/common/io/ixgbe/ixgbe_debug.c

369

pci_config_get32(handle, offset + PCIE_DEVCAP));

usr/src/uts/common/io/pciex/pcie.c

3478

PCIE_DEVCAP);

usr/src/uts/common/io/pciex/pcie.c

3577

PCIE_DEVCAP);

usr/src/uts/common/io/pciex/pcie_fault.c

660

pcie_regs->pcie_dev_cap = PCIE_CAP_GET(32, bus_p, PCIE_DEVCAP);

usr/src/uts/intel/io/pciex/pcieb_x86.c

570

rber = PCIE_CAP_GET(16, bus_p, PCIE_DEVCAP) &

usr/src/uts/intel/io/vmm/io/ppt.c

835

if ((PCI_CAP_GET32(hdl, 0, cap_ptr, PCIE_DEVCAP) & PCIE_DEVCAP_FLR)

usr/src/uts/sun4v/io/px/px_libhv.c

129

(void) hvio_config_get(dev_hdl, bdf, offset + PCIE_DEVCAP,