RADEON_VIPH_TIMEOUT_STAT
OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT,
INREG( regs, RADEON_VIPH_TIMEOUT_STAT) &
tmp = INREG( regs, RADEON_VIPH_TIMEOUT_STAT);
OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, (tmp & 0xffffff00) | RADEON_VIPH_TIMEOUT_STAT_VIPH_REGR_DIS);
OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT,
(INREG( regs, RADEON_VIPH_TIMEOUT_STAT) & 0xffffff00) | RADEON_VIPH_TIMEOUT_STAT_VIPH_REGR_DIS);
OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, (INREG( regs, RADEON_VIPH_TIMEOUT_STAT) & 0xFFFFFF00) |
OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, (INREG( regs, RADEON_VIPH_TIMEOUT_STAT) & 0xFFFFFF00) |
timeout = INREG( regs, RADEON_VIPH_TIMEOUT_STAT );
OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT,
timeout = INREG( regs, RADEON_VIPH_TIMEOUT_STAT);
OUTREG( regs, RADEON_VIPH_TIMEOUT_STAT, (timeout & 0xfffffff0) | channel);
OUTREGP( regs, RADEON_VIPH_TIMEOUT_STAT, 0,
OUTREGP( regs, RADEON_VIPH_TIMEOUT_STAT, RADEON_VIPH_TIMEOUT_STAT_VIPH_REGR_DIS,
OUTREGP( regs, RADEON_VIPH_TIMEOUT_STAT, RADEON_VIPH_TIMEOUT_STAT_VIPH_REGR_DIS,