OUTREG8
OUTREG8(CLOCK_CNTL + 1, (index << 2) & PLL_ADDR);
OUTREG8(CLOCK_CNTL + 1, ((index << 2) & PLL_ADDR) | PLL_WR_EN);
OUTREG8(CLOCK_CNTL + 2, value);
OUTREG8(LCD_INDEX, index & LCD_REG_INDEX);
OUTREG8(LCD_INDEX, index & LCD_REG_INDEX);
OUTREG8(CLOCK_CNTL, clkNum | CLOCK_STROBE);
OUTREG8(DAC_MASK, 0xff);
OUTREG8(DAC_W_INDEX, 0); // initial color index
OUTREG8(DAC_DATA, i);
OUTREG8(DAC_DATA, i);
OUTREG8(DAC_DATA, i);
OUTREG8(DAC_MASK, 0xff);
OUTREG8(DAC_W_INDEX, first); // initial color index
OUTREG8(DAC_DATA, colorData[0]); // red
OUTREG8(DAC_DATA, colorData[1]); // green
OUTREG8(DAC_DATA, colorData[2]); // blue
OUTREG8(R128_CLOCK_CNTL_INDEX, index & 0x3f);
OUTREG8(R128_CLOCK_CNTL_INDEX, ((index) & 0x3f) | R128_PLL_WR_EN);
OUTREG8(R128_PALETTE_INDEX, 0); // set first color index
OUTREG8(R128_PALETTE_INDEX, first); // set first color index
OUTREG8(DPMS_SYNC_SELECT, dpmsSyncSelect); // set DPMS mode
OUTREG8(DRAM_ROW_CNTL_HI, temp | DRAM_REFRESH_DISABLE);
OUTREG8(VCLK2_VCO_DIV_SEL, p);
OUTREG8(MISC_OUT_W, miscOutReg);
OUTREG8(DRAM_ROW_CNTL_HI, temp | DRAM_REFRESH_60HZ);
OUTREG8(BITBLT_CNTL, temp);
OUTREG8(DAC_MASK, 0xff);
OUTREG8(DAC_W_INDEX, first); // initial color index
OUTREG8(DAC_DATA, colorData[0]); // red
OUTREG8(DAC_DATA, colorData[1]); // green
OUTREG8(DAC_DATA, colorData[2]); // blue
OUTREG8(CRTC_INDEX, index);
OUTREG8(CRTC_INDEX, index);
OUTREG8(CRTC_DATA, value);
OUTREG8(GRAPH_INDEX, index);
OUTREG8(GRAPH_INDEX, index);
OUTREG8(GRAPH_DATA, value);
OUTREG8(SEQ_INDEX, index);
OUTREG8(SEQ_INDEX, index);
OUTREG8(SEQ_DATA, value);
OUTREG8(0x83d4, index);
OUTREG8(0x83d4, index);
OUTREG8(0x83d5, value);
OUTREG8(0x83d4, index);
OUTREG8(0x83d5, (INREG8(0x83d5) & ~mask) | (value & mask));
OUTREG8(0x83c4, index);
OUTREG8(0x83c4, index);
OUTREG8(0x83c5, value);
OUTREG8(0x83c4, index);
OUTREG8(0x83c5, (INREG8(0x83c5) & ~mask) | (value & mask));
OUTREG8(0x83c2, value);
OUTREG8(0x83c8, index); // color index
OUTREG8(0x83c9, red);
OUTREG8(0x83c9, green);
OUTREG8(0x83c9, blue);
OUTREG8(addr, value);
OUTREG8( regs, RADEON_CLOCK_CNTL_INDEX, addr & 0x3f );
OUTREG8( regs, RADEON_CLOCK_CNTL_INDEX, ((addr & 0x3f ) |