APB_WR4
APB_WR4(sc, PCIE_CORE_CONFIG_VENDOR, 0x1D87); /* Rockchip vendor ID*/
APB_WR4(sc, PCIE_RC_CONFIG_THP_CAP, val);
APB_WR4(sc, PCIE_RC_CONFIG_LINK_CAP_L0S, val);
APB_WR4(sc, PCIE_RC_CONFIG_DCSR, val);
APB_WR4(sc, PCIE_CORE_RC_BAR_CONF, 0);
APB_WR4(sc, PCIE_CORE_INT_STATUS, irq);
APB_WR4(sc, PCIE_CLIENT_INT_STATUS, PCIE_CLIENT_INT_LOCAL);
APB_WR4(sc, PCIE_CLIENT_INT_STATUS, irq);
APB_WR4(sc, PCIE_CLIENT_INT_STATUS, irq);
APB_WR4(sc, PCIE_CLIENT_INT_MASK, (val << 16) & ~val);
APB_WR4(sc, PCIE_CORE_INT_MASK, ~(val));
APB_WR4(sc, PCIE_RC_CONFIG_LCS, val);
APB_WR4(sc, PCIE_CORE_OB_ADDR0(idx), addr0);
APB_WR4(sc, PCIE_CORE_OB_ADDR1(idx), (uint32_t)(pa >> 32));
APB_WR4(sc, PCIE_CORE_OB_DESC0(idx), 1 << 23 | type);
APB_WR4(sc, PCIE_CORE_OB_DESC1(idx), sc->root_bus);
APB_WR4(sc, PCIE_CORE_OB_ADDR0(idx), 25 - 1);
APB_WR4(sc, PCIE_CORE_OB_ADDR1(idx), 0);
APB_WR4(sc, PCIE_CORE_OB_DESC0(idx), 1 << 23 | type);
APB_WR4(sc, PCIE_CORE_OB_DESC1(idx), sc->root_bus);
APB_WR4(sc, PCIE_CORE_IB_ADDR0(idx), addr0);
APB_WR4(sc, PCIE_CORE_IB_ADDR1(idx), (uint32_t)(pa >> 32));
APB_WR4(sc, PCIE_CLIENT_BASIC_STRAP_CONF, val);
APB_WR4(sc, PCIE_CORE_CTRL1, val);
APB_WR4(sc, PCIE_RC_CONFIG_LCS, val);
APB_WR4(sc, PCIE_RC_CONFIG_LCS, val);
APB_WR4(sc, PCIE_CLIENT_BASIC_STRAP_CONF,
APB_WR4(sc, PCIE_RC_CONFIG_LCS, val);