sys/dev/fb/splash_bmp.c

272

outw(GDCIDX, (0x8000 >> bofs) | 0x08); /* bit mask */

sys/dev/fb/splash_bmp.c

273

outw(GDCIDX, (val << 8) | 0x00); /* set/reset */

sys/dev/fb/splash_bmp.c

590

outw(GDCIDX, 0x0f01); /* set/reset enable */

sys/dev/fb/vga.c

1677

outb(GDCIDX, 0x04); buf[2] = inb(GDCREG);

sys/dev/fb/vga.c

1678

outb(GDCIDX, 0x05); buf[3] = inb(GDCREG);

sys/dev/fb/vga.c

1679

outb(GDCIDX, 0x06); buf[4] = inb(GDCREG);

sys/dev/fb/vga.c

1711

outb(GDCIDX, 0x04); outb(GDCREG, 0x02);

sys/dev/fb/vga.c

1712

outb(GDCIDX, 0x05); outb(GDCREG, 0x00);

sys/dev/fb/vga.c

1713

outb(GDCIDX, 0x06); outb(GDCREG, 0x04);

sys/dev/fb/vga.c

1723

outw(GDCIDX, 0x0204);

sys/dev/fb/vga.c

1724

outw(GDCIDX, 0x0005);

sys/dev/fb/vga.c

1725

outw(GDCIDX, 0x0406); /* addr = a0000, 64kb */

sys/dev/fb/vga.c

1753

outb(GDCIDX, 0x04); outb(GDCREG, buf[2]);

sys/dev/fb/vga.c

1754

outb(GDCIDX, 0x05); outb(GDCREG, buf[3]);

sys/dev/fb/vga.c

1756

outb(GDCIDX, 0x06); outb(GDCREG,(buf[4] & 0x03) | 0x08);

sys/dev/fb/vga.c

1758

outb(GDCIDX, 0x06); outb(GDCREG,(buf[4] & 0x03) | 0x0c);

sys/dev/fb/vga.c

1769

outw(GDCIDX, 0x0004 | (buf[2] << 8));

sys/dev/fb/vga.c

1770

outw(GDCIDX, 0x0005 | (buf[3] << 8));

sys/dev/fb/vga.c

1772

outw(GDCIDX, 0x0006 | (((buf[4] & 0x03) | 0x08)<<8));

sys/dev/fb/vga.c

1774

outw(GDCIDX, 0x0006 | (((buf[4] & 0x03) | 0x0c)<<8));

sys/dev/fb/vga.c

2141

outb(GDCIDX, i);

sys/dev/fb/vga.c

2219

outb(GDCIDX, i);

sys/dev/fb/vga.c

2496

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/fb/vga.c

2497

outw(GDCIDX, 0x0003); /* data rotate/function select */

sys/dev/fb/vga.c

2498

outw(GDCIDX, 0x0f01); /* set/reset enable */

sys/dev/fb/vga.c

2499

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/fb/vga.c

2500

outw(GDCIDX, (val << 8) | 0x00); /* set/reset */

sys/dev/fb/vga.c

2510

outw(GDCIDX, 0x0000); /* set/reset */

sys/dev/fb/vga.c

2511

outw(GDCIDX, 0x0001); /* set/reset enable */

sys/dev/fb/vga.c

2591

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/fb/vga.c

2592

outw(GDCIDX, 0x0003); /* data rotate/function select */

sys/dev/fb/vga.c

2593

outw(GDCIDX, 0x0f01); /* set/reset enable */

sys/dev/fb/vga.c

2594

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/fb/vga.c

2595

outw(GDCIDX, (val << 8) | 0x00); /* set/reset */

sys/dev/fb/vga.c

2608

outw(GDCIDX, ((0xff00 >> (x % 8)) & 0xff00) | 0x08);

sys/dev/fb/vga.c

2617

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/fb/vga.c

2631

outw(GDCIDX, (~(0xff00 >> ((x + cx) % 8)) & 0xff00) | 0x08);

sys/dev/fb/vga.c

2639

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/fb/vga.c

2645

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/fb/vga.c

2646

outw(GDCIDX, 0x0000); /* set/reset */

sys/dev/fb/vga.c

2647

outw(GDCIDX, 0x0001); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

1065

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/syscons/scvgarndr.c

1066

outw(GDCIDX, 0x0003); /* data rotate/function select */

sys/dev/syscons/scvgarndr.c

1067

outw(GDCIDX, 0x0f01); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

1075

outw(GDCIDX, col | 0x00); /* set/reset */

sys/dev/syscons/scvgarndr.c

1076

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

1081

outw(GDCIDX, col | 0x00); /* set/reset */

sys/dev/syscons/scvgarndr.c

1086

outw(GDCIDX, (*f << 8) | 0x08); /* bit mask */

sys/dev/syscons/scvgarndr.c

1090

outw(GDCIDX, 0x0000); /* set/reset */

sys/dev/syscons/scvgarndr.c

1091

outw(GDCIDX, 0x0001); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

1092

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

1197

outw(GDCIDX, 0x0305); /* read mode 0, write mode 3 */

sys/dev/syscons/scvgarndr.c

1198

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

1200

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/syscons/scvgarndr.c

1201

outw(GDCIDX, 0x0003); /* data rotate/function select */

sys/dev/syscons/scvgarndr.c

1202

outw(GDCIDX, 0x0f01); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

1204

outw(GDCIDX, (scp->curs_attr.mouse_ba << 8) | 0x00); /* set/reset */

sys/dev/syscons/scvgarndr.c

1216

outw(GDCIDX, (m1 << 8) | 0x08);

sys/dev/syscons/scvgarndr.c

1223

outw(GDCIDX, (scp->curs_attr.mouse_ia << 8) | 0x00); /* set/reset */

sys/dev/syscons/scvgarndr.c

1235

outw(GDCIDX, (m1 << 8) | 0x08);

sys/dev/syscons/scvgarndr.c

1243

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/syscons/scvgarndr.c

1245

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

1246

outw(GDCIDX, 0x0000); /* set/reset */

sys/dev/syscons/scvgarndr.c

1247

outw(GDCIDX, 0x0001); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

1272

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/syscons/scvgarndr.c

1273

outw(GDCIDX, 0x0003); /* data rotate/function select */

sys/dev/syscons/scvgarndr.c

1274

outw(GDCIDX, 0x0f01); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

1275

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

1276

outw(GDCIDX, (scp->border << 8) | 0x00); /* set/reset */

sys/dev/syscons/scvgarndr.c

1283

outw(GDCIDX, 0x0000); /* set/reset */

sys/dev/syscons/scvgarndr.c

1284

outw(GDCIDX, 0x0001); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

775

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/syscons/scvgarndr.c

776

outw(GDCIDX, 0x0003); /* data rotate/function select */

sys/dev/syscons/scvgarndr.c

777

outw(GDCIDX, 0x0f01); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

778

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

779

outw(GDCIDX, ((attr & 0xf000) >> 4) | 0x00); /* set/reset */

sys/dev/syscons/scvgarndr.c

788

outw(GDCIDX, 0x0000); /* set/reset */

sys/dev/syscons/scvgarndr.c

789

outw(GDCIDX, 0x0001); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

860

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/syscons/scvgarndr.c

861

outw(GDCIDX, 0x0003); /* data rotate/function select */

sys/dev/syscons/scvgarndr.c

862

outw(GDCIDX, 0x0f01); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

863

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

864

outw(GDCIDX, (color << 8) | 0x00); /* set/reset */

sys/dev/syscons/scvgarndr.c

881

outw(GDCIDX, 0x0000); /* set/reset */

sys/dev/syscons/scvgarndr.c

882

outw(GDCIDX, 0x0001); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

949

outw(GDCIDX, 0x0305); /* read mode 0, write mode 3 */

sys/dev/syscons/scvgarndr.c

950

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

952

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/syscons/scvgarndr.c

953

outw(GDCIDX, 0x0003); /* data rotate/function select */

sys/dev/syscons/scvgarndr.c

954

outw(GDCIDX, 0x0f01); /* set/reset enable */

sys/dev/syscons/scvgarndr.c

968

outw(GDCIDX, bg | 0x00); /* set/reset */

sys/dev/syscons/scvgarndr.c

970

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

977

outw(GDCIDX, col1 | 0x00); /* set/reset */

sys/dev/syscons/scvgarndr.c

985

outw(GDCIDX, (*f << 8) | 0x08); /* bit mask */

sys/dev/syscons/scvgarndr.c

995

outw(GDCIDX, 0x0005); /* read mode 0, write mode 0 */

sys/dev/syscons/scvgarndr.c

997

outw(GDCIDX, 0xff08); /* bit mask */

sys/dev/syscons/scvgarndr.c

998

outw(GDCIDX, 0x0000); /* set/reset */

sys/dev/syscons/scvgarndr.c

999

outw(GDCIDX, 0x0001); /* set/reset enable */