GEM_WRITE_4
GEM_WRITE_4(sc, GEM_TX_CONFIG, v | GEM_TX_CONFIG_TXDMA_EN);
GEM_WRITE_4(sc, GEM_RX_CONFIG,
GEM_WRITE_4(sc, GEM_RX_BLANKING,
GEM_WRITE_4(sc, GEM_RX_PAUSE_THRESH,
GEM_WRITE_4(sc, GEM_MAC_TX_CONFIG, v);
GEM_WRITE_4(sc, GEM_RX_KICK, GEM_NRXDESC - 4);
GEM_WRITE_4(sc, GEM_MAC_IPG0, 0);
GEM_WRITE_4(sc, GEM_MAC_IPG1, 8);
GEM_WRITE_4(sc, GEM_MAC_IPG2, 4);
GEM_WRITE_4(sc, GEM_MAC_MAC_MIN_FRAME, ETHER_MIN_LEN);
GEM_WRITE_4(sc, GEM_MAC_MAC_MAX_FRAME,
GEM_WRITE_4(sc, GEM_MAC_PREAMBLE_LEN, 0x7);
GEM_WRITE_4(sc, GEM_MAC_JAM_SIZE, 0x4);
GEM_WRITE_4(sc, GEM_MAC_ATTEMPT_LIMIT, 0x10);
GEM_WRITE_4(sc, GEM_MAC_CONTROL_TYPE, 0x8808);
GEM_WRITE_4(sc, GEM_MAC_RANDOM_SEED,
GEM_WRITE_4(sc, GEM_MAC_ADDR3, 0);
GEM_WRITE_4(sc, GEM_MAC_ADDR4, 0);
GEM_WRITE_4(sc, GEM_MAC_ADDR5, 0);
GEM_WRITE_4(sc, GEM_MAC_ADDR6, 0x0001);
GEM_WRITE_4(sc, GEM_MAC_ADDR7, 0xc200);
GEM_WRITE_4(sc, GEM_MAC_ADDR8, 0x0180);
GEM_WRITE_4(sc, GEM_MAC_ADDR_FILTER0, 0);
GEM_WRITE_4(sc, GEM_MAC_ADDR_FILTER1, 0);
GEM_WRITE_4(sc, GEM_MAC_ADDR_FILTER2, 0);
GEM_WRITE_4(sc, GEM_MAC_ADR_FLT_MASK1_2, 0);
GEM_WRITE_4(sc, GEM_MAC_ADR_FLT_MASK0, 0);
GEM_WRITE_4(sc, GEM_MAC_NORM_COLL_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_FIRST_COLL_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_EXCESS_COLL_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_LATE_COLL_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_DEFER_TMR_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_PEAK_ATTEMPTS, 0);
GEM_WRITE_4(sc, GEM_MAC_RX_FRAME_COUNT, 0);
GEM_WRITE_4(sc, GEM_MAC_RX_LEN_ERR_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_RX_ALIGN_ERR, 0);
GEM_WRITE_4(sc, GEM_MAC_RX_CRC_ERR_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_RX_CODE_VIOL, 0);
GEM_WRITE_4(sc, GEM_MAC_SEND_PAUSE_CMD, 0x1BF0);
GEM_WRITE_4(sc, GEM_MAC_ADDR0, (laddr[4] << 8) | laddr[5]);
GEM_WRITE_4(sc, GEM_MAC_ADDR1, (laddr[2] << 8) | laddr[3]);
GEM_WRITE_4(sc, GEM_MAC_ADDR2, (laddr[0] << 8) | laddr[1]);
GEM_WRITE_4(sc, GEM_MAC_XIF_CONFIG, GEM_MAC_XIF_TX_MII_ENA);
GEM_WRITE_4(sc, GEM_TX_KICK, sc->sc_txnext);
GEM_WRITE_4(sc, GEM_RX_KICK,
GEM_WRITE_4(sc, GEM_MIF_CONFIG,
GEM_WRITE_4(sc, GEM_MIF_FRAME, v);
GEM_WRITE_4(sc, GEM_MII_CONTROL, val);
GEM_WRITE_4(sc, GEM_MII_CONFIG, 0);
GEM_WRITE_4(sc, GEM_MII_ANAR, val);
GEM_WRITE_4(sc, GEM_MII_SLINK_CONTROL,
GEM_WRITE_4(sc, GEM_MII_CONFIG,
GEM_WRITE_4(sc, reg, val);
GEM_WRITE_4(sc, GEM_MIF_FRAME, v);
GEM_WRITE_4(sc, GEM_MAC_TX_CONFIG, txcfg);
GEM_WRITE_4(sc, GEM_MAC_RX_CONFIG, rxcfg);
GEM_WRITE_4(sc, GEM_MAC_CONTROL_CONFIG, v);
GEM_WRITE_4(sc, GEM_MAC_SLOT_TIME,
GEM_WRITE_4(sc, GEM_MAC_SLOT_TIME,
GEM_WRITE_4(sc, GEM_MAC_XIF_CONFIG, v);
GEM_WRITE_4(sc, GEM_MAC_TX_CONFIG,
GEM_WRITE_4(sc, GEM_MAC_RX_CONFIG,
GEM_WRITE_4(sc, GEM_MAC_RX_CONFIG, v);
GEM_WRITE_4(sc,
GEM_WRITE_4(sc, GEM_MAC_RX_CONFIG, v | GEM_MAC_RX_ENABLE);
GEM_WRITE_4(sc, GEM_MII_DATAPATH_MODE, GEM_MII_DATAPATH_MII);
GEM_WRITE_4(sc, GEM_MIF_CONFIG, v);
GEM_WRITE_4(sc, GEM_MIF_CONFIG, v);
GEM_WRITE_4(sc, GEM_MII_DATAPATH_MODE,
GEM_WRITE_4(sc, GEM_MII_SLINK_CONTROL,
GEM_WRITE_4(sc, GEM_MII_CONFIG, GEM_MII_CONFIG_ENABLE);
GEM_WRITE_4(sc, GEM_MAC_NORM_COLL_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_FIRST_COLL_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_EXCESS_COLL_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_LATE_COLL_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_RX_LEN_ERR_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_RX_ALIGN_ERR, 0);
GEM_WRITE_4(sc, GEM_MAC_RX_CRC_ERR_CNT, 0);
GEM_WRITE_4(sc, GEM_MAC_RX_CODE_VIOL, 0);
GEM_WRITE_4(sc, GEM_RESET, GEM_RESET_RX | GEM_RESET_TX);
GEM_WRITE_4(sc, GEM_RX_CONFIG, 0);
GEM_WRITE_4(sc, GEM_RESET, GEM_RESET_RX);
GEM_WRITE_4(sc, GEM_MAC_RXRESET, 1);
GEM_WRITE_4(sc, GEM_RX_RING_PTR_HI, 0);
GEM_WRITE_4(sc, GEM_RX_RING_PTR_LO, GEM_CDRXADDR(sc, 0));
GEM_WRITE_4(sc, GEM_RX_KICK, GEM_NRXDESC - 4);
GEM_WRITE_4(sc, GEM_RX_CONFIG,
GEM_WRITE_4(sc, GEM_RX_BLANKING,
GEM_WRITE_4(sc, GEM_RX_PAUSE_THRESH,
GEM_WRITE_4(sc, GEM_RX_CONFIG,
GEM_WRITE_4(sc, GEM_MAC_RX_MASK,
GEM_WRITE_4(sc, GEM_TX_CONFIG, 0);
GEM_WRITE_4(sc, GEM_RESET, GEM_RESET_TX);
GEM_WRITE_4(sc, GEM_MAC_RX_CONFIG,
GEM_WRITE_4(sc, GEM_MAC_TX_CONFIG,
GEM_WRITE_4(sc, GEM_TX_RING_PTR_HI, 0);
GEM_WRITE_4(sc, GEM_TX_RING_PTR_LO, GEM_CDTXADDR(sc, 0));
GEM_WRITE_4(sc, GEM_RX_RING_PTR_HI, 0);
GEM_WRITE_4(sc, GEM_RX_RING_PTR_LO, GEM_CDRXADDR(sc, 0));
GEM_WRITE_4(sc, GEM_CONFIG,
GEM_WRITE_4(sc, GEM_INTMASK,
GEM_WRITE_4(sc, GEM_MAC_RX_MASK,
GEM_WRITE_4(sc, GEM_MAC_TX_MASK,
GEM_WRITE_4(sc, GEM_MAC_CONTROL_MASK,
GEM_WRITE_4(sc, GEM_MAC_CONTROL_MASK,