urtw_write32_m
urtw_write32_m(sc, URTW_ANAPARAM2, URTW_8187B_8225_ANAPARAM2_ON);
urtw_write32_m(sc, URTW_ANAPARAM, URTW_8187B_8225_ANAPARAM_ON);
urtw_write32_m(sc, URTW_HSSI_PARA, 0x0600321b);
urtw_write32_m(sc, URTW_MAC0, ((const uint32_t *)macaddr)[0]);
urtw_write32_m(sc, URTW_INT_TIMEOUT, 0);
urtw_write32_m(sc, URTW_TX_CONF, data | URTW_TX_LOOPBACK_MAC);
urtw_write32_m(sc, URTW_TX_CONF, orig);
urtw_write32_m(sc, URTW_BSSID, ((uint32_t *)ni->ni_bssid)[0]);
urtw_write32_m(sc, URTW_RF_TIMING, 0x000a8008);
urtw_write32_m(sc, URTW_RF_PARA, 0x100044);
urtw_write32_m(sc, URTW_HSSI_PARA, 0x3dc00002);
urtw_write32_m(sc, URTW_ANAPARAM2,
urtw_write32_m(sc, URTW_ANAPARAM, URTW_8187B_8225_ANAPARAM_OFF);
urtw_write32_m(sc, URTW_ANAPARAM3,
urtw_write32_m(sc, URTW_ANAPARAM2, URTW_8225_ANAPARAM2_OFF);
urtw_write32_m(sc, URTW_ANAPARAM, URTW_8225_ANAPARAM_OFF);
urtw_write32_m(sc, URTW_RF_TIMING, 0x000a8008);
urtw_write32_m(sc, URTW_RF_PARA, 0x100044);
urtw_write32_m(sc, URTW_HSSI_PARA, 0x3dc00002);
urtw_write32_m(sc, 0x1f0, 0);
urtw_write32_m(sc, 0x1f4, 0);
urtw_write32_m(sc, URTW_RF_TIMING, 0x4001);
urtw_write32_m(sc, URTW_8187B_AC_VO, (7 << 12) | (3 << 8) | 0x1c);
urtw_write32_m(sc, URTW_8187B_AC_VI, (7 << 12) | (3 << 8) | 0x1c);
urtw_write32_m(sc, URTW_8187B_AC_BE, (7 << 12) | (3 << 8) | 0x1c);
urtw_write32_m(sc, URTW_8187B_AC_BK, (7 << 12) | (3 << 8) | 0x1c);
urtw_write32_m(sc, URTW_ANAPARAM, val);
urtw_write32_m(sc, URTW_ANAPARAM2, val);
urtw_write32_m(sc, URTW_TX_CONF, data);
urtw_write32_m(sc, URTW_TX_CONF, data);
urtw_write32_m(sc, URTW_RX, data);