urtw_8225_write
urtw_8225_write(sc, urtw_8225_rf_part1[i].reg,
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc, URTW_8225_ADDR_1_MAGIC, (uint8_t)(i + 1));
urtw_8225_write(sc, URTW_8225_ADDR_2_MAGIC, urtw_8225_rxgain[i]);
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc, URTW_8225_ADDR_7_MAGIC, urtw_8225_channel[chan]);
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc, 0x4, 0x1f);
urtw_8225_write(sc, urtw_8225v2_rf_part1[i].reg,
urtw_8225_write(sc,
urtw_8225_write(sc, URTW_8225_ADDR_1_MAGIC, (uint8_t)(i + 1));
urtw_8225_write(sc, URTW_8225_ADDR_2_MAGIC,
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc,
urtw_8225_write(sc, URTW_8225_ADDR_7_MAGIC, urtw_8225_channel[chan]);
urtw_8225_write(sc, URTW_8225_ADDR_0_MAGIC,
urtw_8225_write(sc, URTW_8225_ADDR_0_MAGIC,
urtw_8225_write(sc, urtw_8225v2b_rf_part0[i].reg,
urtw_8225_write(sc, 0x00, 0x01b7);
urtw_8225_write(sc, URTW_8225_ADDR_1_MAGIC, (uint8_t)(i + 1));
urtw_8225_write(sc, URTW_8225_ADDR_2_MAGIC,
urtw_8225_write(sc, URTW_8225_ADDR_3_MAGIC, 0x080);
urtw_8225_write(sc, URTW_8225_ADDR_5_MAGIC, 0x004);
urtw_8225_write(sc, URTW_8225_ADDR_0_MAGIC, 0x0b7);
urtw_8225_write(sc, URTW_8225_ADDR_2_MAGIC, 0xc4d);
urtw_8225_write(sc, URTW_8225_ADDR_2_MAGIC, 0x44d);
urtw_8225_write(sc, URTW_8225_ADDR_0_MAGIC, 0x2bf);
urtw_8225_write(sc, URTW_8225_ADDR_7_MAGIC, urtw_8225_channel[chan]);