dmar_write4
dmar_write4(unit, dmd->msi_data_reg, dmd->msi_data);
dmar_write4(unit, dmd->msi_addr_reg, dmd->msi_addr);
dmar_write4(unit, dmd->msi_uaddr_reg,
dmar_write4(unit, dmd->msi_data_reg, dmd->msi_data);
dmar_write4(unit, dmd->msi_addr_reg, dmd->msi_addr);
dmar_write4(unit, dmd->msi_uaddr_reg, dmd->msi_addr >> 32);
dmar_write4(unit, dmd->msi_data_reg, dmd->msi_data);
dmar_write4(unit, dmd->msi_addr_reg, dmd->msi_addr);
dmar_write4(unit, dmd->msi_uaddr_reg, dmd->msi_addr >> 32);
dmar_write4(unit, DMAR_FSTS_REG, clear);
dmar_write4(unit, frir + 12, DMAR_FRCD2_F32);
dmar_write4(unit, DMAR_FSTS_REG, DMAR_FSTS_PFO);
dmar_write4(unit, frir + 12, DMAR_FRCD2_F32);
dmar_write4(unit, DMAR_FSTS_REG, fsts);
dmar_write4(unit, DMAR_FECTL_REG, fectl);
dmar_write4(unit, DMAR_FECTL_REG, fectl | DMAR_FECTL_IM);
dmar_write4(unit, DMAR_ICS_REG, ics);
dmar_write4(unit, DMAR_ICS_REG, ics);
dmar_write4(unit, DMAR_IECTL_REG, iectl);
dmar_write4(unit, DMAR_IECTL_REG, iectl | DMAR_IECTL_IM);
dmar_write4(unit, DMAR_GCMD_REG, unit->hw_gcmd);
dmar_write4(unit, DMAR_GCMD_REG, unit->hw_gcmd);
dmar_write4(unit, DMAR_IQT_REG, unit->x86c.inv_queue_tail);
dmar_write4(unit, DMAR_GCMD_REG, unit->hw_gcmd | DMAR_GCMD_SRTP);
dmar_write4(unit, DMAR_GCMD_REG, unit->hw_gcmd | DMAR_GCMD_WBF);
dmar_write4(unit, DMAR_PMEN_REG, reg);
dmar_write4(unit, DMAR_GCMD_REG, unit->hw_gcmd);
dmar_write4(unit, DMAR_GCMD_REG, unit->hw_gcmd);
dmar_write4(unit, DMAR_GCMD_REG, unit->hw_gcmd | DMAR_GCMD_SIRTP);
dmar_write4(unit, DMAR_GCMD_REG, unit->hw_gcmd);
dmar_write4(unit, DMAR_GCMD_REG, unit->hw_gcmd);