CHIP_IS_E1
if (!CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {
if (!CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {
if (!CHIP_IS_E1(sc)) {
if (!CHIP_IS_E1(sc)) {
if (!CHIP_IS_E1(sc)) {
if (!CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc))
if (!CHIP_IS_E1(sc))
if (!CHIP_IS_E1(sc)) {
if (IS_PF(sc) && !CHIP_IS_E1(sc)) {
CHIP_IS_E1(sc))) {
if (CHIP_IS_E1(sc)) {
(CHIP_IS_E1(sc) && val) ||
data[i] = (CHIP_IS_E1(sc)) ?
if (CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {
if (!CHIP_IS_E1(sc)) {
if (!CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc) || CHIP_IS_E1H(sc)) {
if (CHIP_IS_E1(sc)) {
val |= CHIP_IS_E1(sc) ? 0 : 0x10;
if (!CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc))
if (CHIP_IS_E1(sc))
if (CHIP_IS_E1(sc))
if (CHIP_IS_E1(sc))
if (CHIP_IS_E1(sc)) {
if (!CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {
if (!CHIP_IS_E1(sc) && sc->dropless_fc) {
val = CHIP_IS_E1(sc) ? 0 : REG_RD(sc, MISC_REG_GRC_TIMEOUT_ATTN);
val = CHIP_IS_E1(sc) ? 0 : REG_RD(sc, MISC_REG_GRC_RSV_ATTN);
if (CHIP_IS_E1(sc)) {
#define CHIP_IS_E1x(sc) (CHIP_IS_E1((sc)) || \
#define MAX_AGG_QS(sc) (CHIP_IS_E1(sc) ? \
#define DMAE_LEN32_WR_MAX(sc) (CHIP_IS_E1(sc) ? 0x400 : 0x2000)
(CHIP_IS_E1(sc) ? ETH_MIN_RX_CQES_WITH_TPA_E1 : \
if (!(CHIP_IS_E1(sc))) {
if (!CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc) &&
if (CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc))
else if (CHIP_IS_E1(sc))
else if (CHIP_IS_E1(sc))
else if (CHIP_IS_E1(sc))
if ((CHIP_IS_E1(sc) || CHIP_IS_E1H(sc)) && (r_order == MAX_RD_ORD))
if (!CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc))
else if (wb && CHIP_IS_E1(sc))
if (CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {
if (CHIP_IS_E1(sc)) {