CHELSIO_T5
return adap->params.chipid == CHELSIO_T5;
if (chip_id(adap) <= CHELSIO_T5)
if (chip_id(adapter) <= CHELSIO_T5) {
if (chip_id(adap) > CHELSIO_T5) {
if ((chip_id(adap) > CHELSIO_T5) && (idx & 0xf) >= 9)
if (chip_id(adap) <= CHELSIO_T5)
if (chip_id(adap) <= CHELSIO_T5)
case CHELSIO_T5:
if (chip_id(adap) <= CHELSIO_T5) {
if (chip_id(adap) >= CHELSIO_T5)
if (chip_id(adap) <= CHELSIO_T5) {
MPASS(chip_id(adap) >= CHELSIO_T5);
if (chip_id(adap) <= CHELSIO_T5)
if ((chip_id(adap) > CHELSIO_T5) &&
if (chip_id(adapter) <= CHELSIO_T5) {
if (chip_id(adapter) <= CHELSIO_T5) {
case CHELSIO_T5:
case CHELSIO_T5:
if (n == 2 && chip_id(adap) <= CHELSIO_T5)
if (n == 2 && chip_id(adap) <= CHELSIO_T5)
if (chip_id(adap) >= CHELSIO_T5) {
case CHELSIO_T5:
if (chip_id(adapter) <= CHELSIO_T5)
if (chip_id(adapter) <= CHELSIO_T5) {
if (chip_id(padap) > CHELSIO_T5)
if (chip_id(padap) > CHELSIO_T5)
if (chip_id(padap) <= CHELSIO_T5) {
if (chip_id(padap) > CHELSIO_T5)
if (chip_id(padap) <= CHELSIO_T5) {
if (chip_id(sc) == CHELSIO_T5) {
if (icc->sc->tt.iso && chip_id(icc->sc) >= CHELSIO_T5 &&
V_FW_RI_RES_WR_FBMIN(chip_id(sc) <= CHELSIO_T5 ?
V_FW_RI_RES_WR_FBMIN(chip_id(sc) <= CHELSIO_T5 ?
MPASS(chip_id(sc) >= CHELSIO_T5 && chip_id(sc) <= CHELSIO_T6);
if (chip_id(sc) == CHELSIO_T5) {
MPASS(chip_id(sc) >= CHELSIO_T5 && chip_id(sc) <= CHELSIO_T6);
if (chip_id(sc) == CHELSIO_T5) {
if (G_CHIPID(pl_rev) <= CHELSIO_T5)
case CHELSIO_T5:
if (chip_id(sc) <= CHELSIO_T5)
if (chip_id(sc) > CHELSIO_T5)
if (chip_id(sc) > CHELSIO_T5)
MPASS(chip_id(sc) <= CHELSIO_T5);
if (chip_id(sc) > CHELSIO_T5) {
if (chip_id(sc) <= CHELSIO_T5) {
MPASS(chip_id(sc) >= CHELSIO_T5);
sc->pf = chip_id(sc) <= CHELSIO_T5 ? G_SOURCEPF(j) : G_T6_SOURCEPF(j);
if (sc->nrawf == 0 || chip_id(sc) <= CHELSIO_T5)
if (sc->nrawf == 0 || chip_id(sc) <= CHELSIO_T5)
if (chip_id(sc) >= CHELSIO_T5) {
.chip = CHELSIO_T5,
case CHELSIO_T5:
case CHELSIO_T5:
if (chip_id(sc) >= CHELSIO_T5) {
chip_id(sc) < CHELSIO_T5)
htobe16(V_FW_IQ_CMD_FL0FBMIN(chip_id(sc) <= CHELSIO_T5 ?
V_FW_IQ_CMD_FL0FBMAX(chip_id(sc) <= CHELSIO_T5 ?
nm_rxq->fl_db_threshold = chip_id(sc) <= CHELSIO_T5 ? 8 : 4;
if (chip_id(sc) >= CHELSIO_T5 && cong_drop != -1) {
htobe32(V_FW_EQ_ETH_CMD_FBMIN(chip_id(sc) <= CHELSIO_T5 ?
htobe16(V_FW_IQ_CMD_FL0FBMIN(chip_id(sc) <= CHELSIO_T5 ?
V_FW_IQ_CMD_FL0FBMAX(chip_id(sc) <= CHELSIO_T5 ?
if (chip_id(sc) >= CHELSIO_T5 && !(sc->flags & IS_VF) &&
if (chip_id(sc) < CHELSIO_T5)
htobe32(V_FW_EQ_CTRL_CMD_FBMIN(chip_id(sc) <= CHELSIO_T5 ?
htobe32(V_FW_EQ_ETH_CMD_FBMIN(chip_id(sc) <= CHELSIO_T5 ?
htobe32(V_FW_EQ_OFLD_CMD_FBMIN(chip_id(sc) <= CHELSIO_T5 ?
if (chip_id(sc) <= CHELSIO_T5)
pad_shift = chip_id(sc) > CHELSIO_T5 ? X_T6_INGPADBOUNDARY_SHIFT :
if (chip_id(sc) <= CHELSIO_T5) {
case CHELSIO_T5:
case CHELSIO_T5:
else if (chip_id(sc) == CHELSIO_T5 &&