sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

320

LANE("pcie", 0, XUSB_PADCTL_USB3_PAD_MUX, 16, 0x3, pci_mux),

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

321

LANE("pcie", 1, XUSB_PADCTL_USB3_PAD_MUX, 18, 0x3, pci_mux),

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

322

LANE("pcie", 2, XUSB_PADCTL_USB3_PAD_MUX, 20, 0x3, pci_mux),

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

323

LANE("pcie", 3, XUSB_PADCTL_USB3_PAD_MUX, 22, 0x3, pci_mux),

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

324

LANE("pcie", 4, XUSB_PADCTL_USB3_PAD_MUX, 24, 0x3, pci_mux),

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

325

LANE("sata", 0, XUSB_PADCTL_USB3_PAD_MUX, 26, 0x3, pci_mux),

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

440

reg = RD4(sc, XUSB_PADCTL_USB3_PAD_MUX);

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

442

WR4(sc, XUSB_PADCTL_USB3_PAD_MUX, reg);

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

452

reg = RD4(sc, XUSB_PADCTL_USB3_PAD_MUX);

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

454

WR4(sc, XUSB_PADCTL_USB3_PAD_MUX, reg);

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

499

reg = RD4(sc, XUSB_PADCTL_USB3_PAD_MUX);

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

501

WR4(sc, XUSB_PADCTL_USB3_PAD_MUX, reg);

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

503

reg = RD4(sc, XUSB_PADCTL_USB3_PAD_MUX);

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

505

WR4(sc, XUSB_PADCTL_USB3_PAD_MUX, reg);

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

515

reg = RD4(sc, XUSB_PADCTL_USB3_PAD_MUX);

sys/arm/nvidia/tegra124/tegra124_xusbpadctl.c

517

WR4(sc, XUSB_PADCTL_USB3_PAD_MUX, reg);

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

1079

reg = RD4(sc, XUSB_PADCTL_USB3_PAD_MUX);

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

1081

WR4(sc, XUSB_PADCTL_USB3_PAD_MUX, reg);

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

1091

reg = RD4(sc, XUSB_PADCTL_USB3_PAD_MUX);

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

1093

WR4(sc, XUSB_PADCTL_USB3_PAD_MUX, reg);

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

1111

reg = RD4(sc, XUSB_PADCTL_USB3_PAD_MUX);

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

1113

WR4(sc, XUSB_PADCTL_USB3_PAD_MUX, reg);

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

1123

reg = RD4(sc, XUSB_PADCTL_USB3_PAD_MUX);

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

1125

WR4(sc, XUSB_PADCTL_USB3_PAD_MUX, reg);

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

489

LANE("pcie", 0, XUSB_PADCTL_USB3_PAD_MUX, 12, 0x3, pci_mux),

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

490

LANE("pcie", 1, XUSB_PADCTL_USB3_PAD_MUX, 14, 0x3, pci_mux),

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

491

LANE("pcie", 2, XUSB_PADCTL_USB3_PAD_MUX, 16, 0x3, pci_mux),

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

492

LANE("pcie", 3, XUSB_PADCTL_USB3_PAD_MUX, 18, 0x3, pci_mux),

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

493

LANE("pcie", 4, XUSB_PADCTL_USB3_PAD_MUX, 20, 0x3, pci_mux),

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

494

LANE("pcie", 5, XUSB_PADCTL_USB3_PAD_MUX, 22, 0x3, pci_mux),

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

495

LANE("pcie", 6, XUSB_PADCTL_USB3_PAD_MUX, 24, 0x3, pci_mux),

sys/arm64/nvidia/tegra210/tegra210_xusbpadctl.c

496

LANE("sata", 0, XUSB_PADCTL_USB3_PAD_MUX, 30, 0x3, pci_mux),