STGE_MACCtrl
v = ac = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
CSR_WRITE_4(sc, STGE_MACCtrl, v);
CSR_WRITE_4(sc, STGE_MACCtrl,
(CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK) |
CSR_WRITE_4(sc, STGE_MACCtrl, MC_IFSSelect(MC_IFS96bit));
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
CSR_WRITE_4(sc, STGE_MACCtrl, v);
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
CSR_WRITE_4(sc, STGE_MACCtrl, v);
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
CSR_WRITE_4(sc, STGE_MACCtrl, v);
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
CSR_WRITE_4(sc, STGE_MACCtrl, v);
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
CSR_WRITE_4(sc, STGE_MACCtrl, v);
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
CSR_WRITE_4(sc, STGE_MACCtrl, v);
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;
CSR_WRITE_4(sc, STGE_MACCtrl, v);
v = CSR_READ_4(sc, STGE_MACCtrl) & MC_MASK;