RREG32_PCIE
return RREG32_PCIE(index);
value = RREG32_PCIE(*pos >> 2);
speed_cntl = RREG32_PCIE(ixPCIE_LC_SPEED_CNTL) &
link_width = RREG32_PCIE(ixPCIE_LC_LINK_WIDTH_CNTL) &
speed_cntl = RREG32_PCIE(ixPCIE_LC_SPEED_CNTL);
tmp = RREG32_PCIE(ixPCIE_LC_STATUS1);
tmp = RREG32_PCIE(ixPCIE_LC_LINK_WIDTH_CNTL);
tmp = RREG32_PCIE(ixPCIE_LC_CNTL4);
tmp = RREG32_PCIE(ixPCIE_LC_CNTL4);
tmp = RREG32_PCIE(ixPCIE_LC_CNTL4);
speed_cntl = RREG32_PCIE(ixPCIE_LC_SPEED_CNTL);
speed_cntl = RREG32_PCIE(ixPCIE_LC_SPEED_CNTL);
orig = data = RREG32_PCIE(ixPCIE_LC_N_FTS_CNTL);
orig = data = RREG32_PCIE(ixPCIE_LC_CNTL3);
orig = data = RREG32_PCIE(ixPCIE_P_CNTL);
orig = data = RREG32_PCIE(ixPCIE_LC_CNTL);
orig = data = RREG32_PCIE(ixPB0_PIF_PWRDOWN_0);
orig = data = RREG32_PCIE(ixPB0_PIF_PWRDOWN_1);
orig = data = RREG32_PCIE(ixPB1_PIF_PWRDOWN_0);
orig = data = RREG32_PCIE(ixPB1_PIF_PWRDOWN_1);
orig = data = RREG32_PCIE(ixPCIE_LC_LINK_WIDTH_CNTL);
orig = data = RREG32_PCIE(ixPCIE_LC_CNTL2);
orig = data = RREG32_PCIE(ixPCIE_CNTL2);
data = RREG32_PCIE(ixPCIE_LC_N_FTS_CNTL);
data = RREG32_PCIE(ixPCIE_LC_STATUS1);
orig = data = RREG32_PCIE(ixPCIE_LC_CNTL);
orig = data = RREG32_PCIE(ixPCIE_CNTL2);
def = data = RREG32_PCIE(smnCPM_CONTROL);
def = data = RREG32_PCIE(smnPCIE_CNTL2);
data = RREG32_PCIE(smnCPM_CONTROL);
data = RREG32_PCIE(smnPCIE_CNTL2);
def = data = RREG32_PCIE(smnPCIE_CONFIG_CNTL);
def = data = RREG32_PCIE(smnNBIF_MGCG_CTRL_LCLK);
def = data = RREG32_PCIE(smnPCIE_CNTL2);
data = RREG32_PCIE(smnCPM_CONTROL);
data = RREG32_PCIE(smnPCIE_CNTL2);
def = data = RREG32_PCIE(smnPCIE_CNTL2);
data = RREG32_PCIE(smnCPM_CONTROL);
data = RREG32_PCIE(smnPCIE_CNTL2);
temp = data = RREG32_PCIE(ixPCIE_CNTL2);
data = RREG32_PCIE(ixPCIE_CNTL2);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_CNTL);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_CNTL);
link_width_cntl = RREG32_PCIE(RADEON_PCIE_LC_LINK_WIDTH_CNTL);
link_width_cntl = RREG32_PCIE(RADEON_PCIE_LC_LINK_WIDTH_CNTL);
link_width_cntl = RREG32_PCIE(RADEON_PCIE_LC_LINK_WIDTH_CNTL);
link_width_cntl = RREG32_PCIE(RADEON_PCIE_LC_LINK_WIDTH_CNTL);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_CNTL);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_BASE);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_START_LO);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_START_HI);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_END_LO);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_END_HI);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_ERROR);
tmp = RREG32_PCIE(RADEON_PCIE_TX_GART_CNTL);
(void)RREG32_PCIE(RADEON_PCIE_TX_GART_CNTL);
tmp = RREG32_PCIE(PCIE_P_CNTL);
tmp = RREG32_PCIE(PCIE_P_CNTL);
orig = data = RREG32_PCIE(PCIE_CNTL2);
tmp = RREG32_PCIE(PCIE_LC_STATUS1);
orig = data = RREG32_PCIE(PCIE_P_CNTL);
orig = data = RREG32_PCIE(PCIE_CNTL2);
data = RREG32_PCIE(PCIE_LC_STATUS1);