ASIZE
for (i = 0; i < ASIZE(src->tmf_reserved2); i++) {
for (i = 0; i < ASIZE(src->abrt_reserved); i++) {
for (i = 0; i < ASIZE(src->abrt_reserved1); i++) {
for (i = 0; i < (ASIZE(src->req_rsp_sense) >> 2); i++) {
for (i = 0; i < ASIZE(src->abrt_reserved); i++) {
for (i = 0; i < ASIZE(src->abrt_reserved1); i++) {
for (i = 0; i < ASIZE(src->vp_port_portname); i++) {
for (i = 0; i < ASIZE(src->vp_port_nodename); i++) {
for (i = 0; i < ASIZE(src->vp_ctrl_idmap); i++) {
for (i = 0; i < ASIZE(src->vp_ctrl_reserved); i++) {
for (i = 0; i < ASIZE(src->vp_ctrl_idmap); i++) {
for (i = 0; i < ASIZE(src->vp_ctrl_reserved); i++) {
for (i = 0; i < ASIZE(src->vp_mod_ports); i++) {
for (j = 0; j < ASIZE(src->vp_mod_ports[i].wwpn); j++) {
for (j = 0; j < ASIZE(src->vp_mod_ports[i].wwnn); j++) {
for (i = 0; i < ASIZE(src->vp_mod_reserved2); i++) {
for (i = 0; i < ASIZE(src->vp_mod_ports); i++) {
for (j = 0; j < ASIZE(src->vp_mod_ports[i].wwpn); j++) {
for (j = 0; j < ASIZE(src->vp_mod_ports[i].wwnn); j++) {
for (i = 0; i < ASIZE(src->vp_mod_reserved2); i++) {
for (i = 0; i < (ASIZE(src->rsp.m1.ct_resp) >> 2); i++) {
for (i = 0; i < (ASIZE(src->rsp.m1.ct_resp) >> 2); i++) {
for (i = 0; i < ASIZE(src->in_reserved4); i++) {
for (i = 0; i < ASIZE(src->in_reserved4); i++) {
for (i = 0; i < ASIZE(rqsrc->req_cdb); i++) {
for (i = 0; i < ASIZE(src->mrk_reserved1); i++) {
for (i = 0; i < ASIZE(src->mrk_lun); i++) {
for (i = 0; i < ASIZE(src->mrk_reserved3); i++) {
for (i = 0; i < ASIZE(src->req_cdb); i++) {
for (i = 0; i < ASIZE(src->req_cdb); i++) {
for (i = 0; i < ASIZE(src->req_cdb); i++) {
for (i = 0; i < ASIZE(src->req_cdb); i++) {
for (i = 0; i < ASIZE(src->req_cdb); i++) {
for (i = 0; i < (ASIZE(src->req_lun) >> 2); i++ ) {
for (i = 0; i < (ASIZE(src->req_cdb) >> 2); i++) {
for (i = 0; i < ASIZE(src->tmf_reserved0); i++) {
for (i = 0; i < (ASIZE(src->tmf_lun) >> 2); i++ ) {
for (i = 0; i < ASIZE(src->tmf_reserved1); i++) {