vlv_dpio_write
void vlv_dpio_write(struct drm_i915_private *dev_priv, enum i915_pipe pipe, int reg, u32 val);
vlv_dpio_write(dev_priv, pipe, CHV_CMN_DW14(port), tmp);
vlv_dpio_write(dev_priv, pipe, CHV_CMN_DW14(port), val);
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW9(1), reg_val);
vlv_dpio_write(dev_priv, pipe, VLV_REF_DW13, reg_val);
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW9(1), reg_val);
vlv_dpio_write(dev_priv, pipe, VLV_REF_DW13, reg_val);
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW9_BCAST, 0x0100000f);
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW8(pipe), reg_val);
vlv_dpio_write(dev_priv, pipe, VLV_CMN_DW0, 0x610);
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW3(pipe), mdiv);
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW3(pipe), mdiv);
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW10(pipe),
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW10(pipe),
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW5(pipe),
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW5(pipe),
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW5(pipe),
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW5(pipe),
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW7(pipe), coreclk);
vlv_dpio_write(dev_priv, pipe, VLV_PLL_DW11(pipe), 0x87871000);
vlv_dpio_write(dev_priv, pipe, CHV_CMN_DW13(port),
vlv_dpio_write(dev_priv, pipe, CHV_PLL_DW0(port), bestm2);
vlv_dpio_write(dev_priv, pipe, CHV_PLL_DW1(port),
vlv_dpio_write(dev_priv, pipe, CHV_PLL_DW2(port), bestm2_frac);
vlv_dpio_write(dev_priv, pipe, CHV_PLL_DW3(port), dpio_val);
vlv_dpio_write(dev_priv, pipe, CHV_PLL_DW9(port), dpio_val);
vlv_dpio_write(dev_priv, pipe, CHV_PLL_DW6(port), loopfilter);
vlv_dpio_write(dev_priv, pipe, CHV_PLL_DW8(port), dpio_val);
vlv_dpio_write(dev_priv, pipe, CHV_CMN_DW14(port),
vlv_dpio_write(dev_priv, pipe, VLV_TX3_DW4(port), tx3_demph);
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW11(port), 0x00030000);
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW9(port), preemph_reg_value);
vlv_dpio_write(dev_priv, pipe, VLV_TX_DW5(port), DPIO_TX_OCALINIT_EN);
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW0(port),
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW1(port),
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW12(port), 0x00750f00);
vlv_dpio_write(dev_priv, pipe, VLV_TX_DW11(port), 0x00001500);
vlv_dpio_write(dev_priv, pipe, VLV_TX_DW14(port), 0x40400000);
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW8(port), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW14(port), 0x00760018);
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW23(port), 0x00400888);
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW0(port), 0x00000000);
vlv_dpio_write(dev_priv, pipe, VLV_PCS_DW1(port), 0x00e00060);
vlv_dpio_write(dev_priv, pipe, VLV_PCS01_DW10(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS23_DW10(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS01_DW9(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS23_DW9(ch), val);
vlv_dpio_write(dev_priv, pipe, CHV_TX_DW4(ch, i), val);
vlv_dpio_write(dev_priv, pipe, CHV_TX_DW2(ch, i), val);
vlv_dpio_write(dev_priv, pipe, CHV_TX_DW3(ch, i), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS01_DW10(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS23_DW10(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS01_DW0(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS23_DW0(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS01_DW1(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS23_DW1(ch), val);
vlv_dpio_write(dev_priv, pipe, _CHV_CMN_DW5_CH0, val);
vlv_dpio_write(dev_priv, pipe, _CHV_CMN_DW1_CH1, val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS01_DW8(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS23_DW8(ch), val);
vlv_dpio_write(dev_priv, pipe, CHV_CMN_DW19(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS01_DW11(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS23_DW11(ch), val);
vlv_dpio_write(dev_priv, pipe, CHV_TX_DW14(ch, i),
vlv_dpio_write(dev_priv, pipe, VLV_PCS01_DW11(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS23_DW11(ch), val);
vlv_dpio_write(dev_priv, pipe, VLV_PCS01_DW12(ch),
vlv_dpio_write(dev_priv, pipe, VLV_PCS23_DW12(ch),
vlv_dpio_write(dev_priv, pipe, _CHV_CMN_DW5_CH0, val);
vlv_dpio_write(dev_priv, pipe, _CHV_CMN_DW1_CH1, val);
vlv_dpio_write(dev_priv, pipe, VLV_TX_DW5(port), 0x00000000);
vlv_dpio_write(dev_priv, pipe, VLV_TX_DW4(port), demph_reg_value);
vlv_dpio_write(dev_priv, pipe, VLV_TX_DW2(port),
vlv_dpio_write(dev_priv, pipe, VLV_TX_DW3(port), 0x0C782040);
vlv_dpio_write(dev_priv, pipe, CHV_CMN_DW28, tmp);
vlv_dpio_write(dev_priv, pipe, _CHV_CMN_DW6_CH1, tmp);
vlv_dpio_write(dev_priv, pipe, CHV_CMN_DW30, tmp);