WREG32_PCIE_PORT
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_CNTL2, data);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL4, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL4, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL4, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL3, data);
WREG32_PCIE_PORT(PCIE_P_CNTL, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL, data);
WREG32_PCIE_PORT(PB0_PIF_PWRDOWN_0, data);
WREG32_PCIE_PORT(PB0_PIF_PWRDOWN_1, data);
WREG32_PCIE_PORT(PB1_PIF_PWRDOWN_0, data);
WREG32_PCIE_PORT(PB1_PIF_PWRDOWN_1, data);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL2, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL, data);
WREG32_PCIE_PORT(PCIE_CNTL2, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL, data);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL, pcie_lc_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(RADEON_PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_TRAINING_CNTL, training_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, link_width_cntl);
WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL4, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL4, tmp);
WREG32_PCIE_PORT(PCIE_LC_CNTL4, tmp);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_SPEED_CNTL, speed_cntl);
WREG32_PCIE_PORT(PCIE_LC_N_FTS_CNTL, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL3, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL, data);
WREG32_PCIE_PORT(PCIE_LC_LINK_WIDTH_CNTL, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL2, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL, data);
WREG32_PCIE_PORT(PCIE_LC_CNTL, data);